- 综合排序
- 最热优先
- 最新优先
- 来自专栏FreeBuf
SOC日志可视化工具：SOC Sankey Generator
前言 作者身处甲方公司，有幸近两次参与到攻防演练行动当中，在这两次行动中也帮助公司逐步建立起来了一套SOC平台，完成对接了NGFW、IDS、APT、WAF、终端安全等安全设备并投入运营，运营过程中发现一个痛点没有得到很好的解决 在演练期间，公司领导每天会抽出5分钟时间听防守小组汇报，SOC平台所能展示的内容过于复杂与专业，不能很好地表达与反应当日的安全攻击态势，于是诞生出这个造轮子的想法。 简介 SOC Sankey Generator是一款从SOC日志中进行数据ETL与数据可视化的工具，可以快速将日志呈现为Sankey图，Sankey图常常应用于具有数据流向关系的可视化分析，在安全中适合描述源对目标发起了何种攻击事件 欢迎各位Star，Fork、Issue、PR（GitHub：https://github.com/LennyLeng/SOC_Sankey_Generator） 环境&依赖 python3 pandas
1.2K30发布于 2020-04-21 - 来自专栏编程
Python模块知识8：configparser、压缩模块
一、configparser模块 configparser用于处理特定格式的文件，其本质上是利用open来操作文件。 ',encoding='utf-8')#从文件中读取内容 ret=config.sections()#取所有的节点 ret2=config.items("sec1")#取节点值1下的所有的键值对 ret3 "jjj")#添加节点下的键值对 config.write(open('black.txt','a')) 执行结果： 案例3：检查节点 #检查节点是否存在 importconfigparser#导入模块 config=configparser.ConfigParser()#必须的装载语句 config.read('black.txt',encoding='utf-8')#从文件中读取内容 #检查是否有某个节点 config=configparser.ConfigParser()#必须的装载语句 config.read('black.txt',encoding='utf-8')#从文件中读取内容 config.remove_section
1.2K60发布于 2018-01-11 - 来自专栏ICSOC.TECH
PinPAD Design In SoC
简介 已经有很长一段时间不做 SoC Integration 方面的工作了，这篇是芯片 IO 相关的一些设计经验总结，主要是方便自己将来重新拾起，同时也希望能和大家分享、讨论和学习。 这项工作不是从头去设计一个IO或者PAD的电路结构，做 SoC 的 Design House 一般都是在 SoC 芯片中例化现成的 IO cell 和 PAD，这些 cell 一般是由 foundry
1.5K30发布于 2020-07-06 - 来自专栏不二鱼的芯片验证记录
什么是SOC?
用“麻雀虽小五脏俱全”来形容SoC，再确切不过了。SoC是模仿计算机系统，微缩成了一个微系统。 在我接触过的SOC芯片中，硬件的大概的组成是：核心（core）,存储，外设接口（高速外设和低速外设），总线，中断模块，时钟模块等。在验证阶段，这些都是用verilog代码实现的，你是看不到实体的。 SOC是一个整体的概念，再细化一下，便到了每个模块。在一个SOC成型之前，设计工程师用verilog代码把每个模块敲出了，粗略进行模块级的验证，在模块级验证通过之后，会通过总线把各个模块集成在一起。 国内很多公司的“葫芦娃”并不是自己“长”的，都是从国内外一下专门做IP的公司买的IP，也就是模块，然后把这些IP，集成到一起，组把“葫芦娃”都挂在藤上，成一个SOC芯片。 当然，并不是所有的模块都是买，也有一些小的模块是可以自己写的。 看到这里，不知道你对SOC的概念，有没有多一点理解，希望对你有帮助，如果对你有帮助，麻烦点个赞。我是不二鱼，欢迎关注我。
1.2K10编辑于 2022-10-28 - 来自专栏人人都是极客
ARM SoC漫谈
当然，作为整体的芯片功耗，还得包括各种加速器和接口，尤其是会被用到的模块。 在设计SoC的时候，性能，功耗和价格就转换成了PPA。啥是PPA？其实就是性能，功耗和面积。其中，性能有两层含义。 因此，切记，弱壁垒只能保证你给出的指令次序，并不能保证在它们之间没有别的模块去访问内存，哪怕这个模块来自于同一个核。 这些就需要NoC公司和SoC厂家细细分析了。 总之，现在手机和平板上最常见的用法，CCI连接CPU和GPU，作为子网，网内有硬件一致性。 还有，在SoC系统上，对有些设备模块进行DMA时，如果不是缓存行对齐，那么可能每32字节都会被拆成2段分别做DMA，这个效率就要差了1倍了。 如果使用了带ecc的内存，那么更需要ddr带宽对齐了。 正常初始化清零需要32/4=8次赋值。而有一些指令，可以直接把缓存行置全0或1。这样时间就变成1/8了。更重要的是，写缓存未命中实际上是需要先从内存读取数据到缓存，然后再写入。
2K10编辑于 2024-04-02 - 来自专栏摸鱼范式
SoC设计之PPA
欢迎大家加入2022届数字IC交流群，QQ群号 1060380138 做过SoC的同学们基本都会接触到一个词，tradeoff。什么是tradeoff呢？为什么要tradeoff？ 只要是做SoC设计就离不开这三个概念。首先，性能不用讲大家都明白。我们经常会看到关于性能的宣传，比如某新发布的手机跑分多少多少，比如某款CPU芯片的最高主频等等。 对于大规模的SoC，这时候就需要架构工程师统筹考虑三个指标，在PPA三项指标间做出权衡。是用功耗换性能，还是用面积换性能，抑或是在满足基本性能的前提下大力优化功耗或者面积。 就像某水果公司的SoC，有钱任性，其L3 cache做的不小，哈哈。 最后总结一下，芯片设计中PPA既是对立的，又是统一的，其矛盾贯穿SoC设计始终。没有完美的芯片，只有完美的tradeoff。 END
3.3K30发布于 2021-09-08 - 来自专栏国产自主可控存储
8TBLRMs存储模块
LRMs存储模块.jpg 该存储模块容量为8TB，适用于军用飞机，符合军用飞机可靠性设计准则，采用领存自主可控主控芯片SSD，通过SAS接口对外提供块级文件存、取服务，具备异常掉电数据保护功能以及物理自毁和逻辑自毁功能 ；整个存储模块采用宽温设计，以及超强LDPC+BCH混合纠错算法，大幅提升产品可靠性，并使产品寿命比市场同类介质产品增加3倍以上，对外提供8路读写400MB/路传输性能，整盘顺序写入速率高于3000MB 本模块为定制ASSAC结构标准模块，背板电气接口采用158厂LRM数模混装盲插连接器实现物理互联； 6对电源接口；8路数据接口；4路销毁接口； 233.4mm*160mm*24mm 尺寸3U，170.6 *100*20.83mm 容量最大8TB 工作温度：-40°C~85°C 支持TRIM及NO-TRIM，在没有TRIM支持的条件下，仍可以保证性能与TRIM一直； 加密：AES128/256bit; 内置钽电容 ，支持异常掉电数据保护； 纠错能力：80bit@512Byte; 单模块功耗30W； 物理销毁功耗70W； 具备短路保护功能； 直流+28V供电，为两线制，28V及其回线 该模块为领存技术在国产军工存储模块的又一先进力作
79600发布于 2018-07-05 - 来自专栏数字芯片
SoC的功能验证
SoC功能验证的挑战 系统复杂性提高增加验证难度 设计层次提高增加了验证工作量 发展趋势 2.功能验证方法与验证规划 仿真为基本出发点的功能验证方法 功能验证开发流程制订验证计划 功能验证需求 协议验证 根据总线协议对各个模块的接口部分进行验证 系统级的测试平台 边界条件 设计的不连续处 出错的条件 极限情况 系统级的测试平台标准 性能指标 覆盖率指标 4.仿真验证自动化 激励的生成 目前，SoC设计中常用的静态形式验证方法是相等性检查。 半形式验证是一种混合了仿真技术与形式验证技术的方法。常用的半形式验证是混合属性检查或模型检查，它将形式验证的完整性与仿真的速度、灵活性相结合。
1.6K30编辑于 2022-12-18 - 来自专栏摸鱼范式
SoC设计之功耗--开篇
接下来从功耗构成的角度，我们来看有哪些和SoC设计相关的提示。 首先是 ，可以在满足功能的前提下尽量降低供电电压值，这里面包含的技术有多电压域（multi voltage domain）设计，比如内部模块工作在低电压域，与IO相关的模块工作在高电压域；多电源域（multi 输入向量控制就是当芯片/模块置于休眠模式时，通过一组输入使芯片/模块的泄漏最小。这些输入向量可以通过寄存器上的置位/复位输入端或通过扫描链加入（听起来是不是有点丧心病狂的感觉!。 上面讲的都是从功耗构成角度考虑，我们也可以结合SoC设计流程来看看在SoC设计的各个阶段都能做些什么来降低功耗。毕竟低功耗的设计贯穿了SoC设计的整个流程。 总结一下，SoC的低功耗设计方法有很多，具体还要结合项目本身的实际情况来定。正如前一篇所讲，在芯片设计的世界里没有完美的技术，只有完美的tradeoff。 END
1.8K30发布于 2021-09-08 - 来自专栏希里安
k8s-pod模块开发
前两天，我们是开发获取node相关的信息的模块，今天我们就来看看如何使用go开发获取k8s集群中pod相关的信息。 示例代码可以借助AI生成或者自己查资料编写，这里先给出go调用k8s集群的pod接口的代码： package main import ( "context" "fmt" "os" "path/filepath " "time" "k8s.io/client-go/kubernetes" "k8s.io/client-go/tools/clientcmd" "k8s.io/client-go/util/homedir 我们先来捋一捋，如果你不是用go开发而是使用其他语言，那怎么调用k8s集群的接口获得你想要的信息呢，这里就要用到客户端库了。 所以围绕k8s开发，首先就需要对k8s的api要很熟悉，不然就算有数据，也不知道如何灵活调用以供自己业务使用。好了，今天的分享就到这了，感兴趣的朋友快去尝试，别忘了点赞关注呀！
40820编辑于 2023-10-30 SoC的设计和应用
而SoC则将这些功能模块全部集成到一颗芯片内部，大大减少了PCB板的面积、降低了功耗，同时也提升了系统的可靠性。 以我之前做汽车电子项目时使用的NXP i.MX系列SoC为例，它集成了多达8个CAN接口，非常适合车载网络应用。 1.2.4 互连总线 负责连接SoC内部各个模块，常见的有AHB、APB、AXI等总线协议。 常用的低功耗技术包括： 多电压域设计：将SoC划分为多个电压域，不同的模块使用不同的供电电压 动态电压频率调节（DVFS）：根据负载动态调整工作电压和频率 时钟门控：在模块空闲时关闭时钟，减少动态功耗 这颗由乐鑫科技设计的SoC集成了双核处理器、WiFi和蓝牙模块，价格却非常亲民，成为了IoT设备的首选方案。
78010编辑于 2026-03-02- 来自专栏叽叽西
8. git-submodule 子模块
git submodule init ：初始化子模块 git submodule update ：更新子模块 git submodule foreach git pull： 拉取所有子模块 git submodule foreach git checkout -- .： 所有子模块进行 checkout -- . 子模块的添加 git submodule add <url> <path> 其中，url 为子模块的路径，path 为该子模块存储的目录路径。 git clone project.git project3 –recursive 子模块的更新 子模块的维护者提交了更新后，使用子模块的项目必须手动更新才能包含最新的提交。 在项目中，进入到子模块目录下，执行 git pull 更新，查看 git log 查看相应提交。 完成后返回到项目目录，可以看到子模块有待提交的更新，使用 git add，提交即可。
1.1K20编辑于 2022-05-17 - 来自专栏烂笔头
Python标准库笔记(8) — pprint模块
目录[-] pprint —— 更美观的打印数据结构 pprint 模块包含一个“美观打印器(PrettyPrinter)”，用于产生美观的数据结构视图。 , (4, ['o', 'p', 'q']), (5, ['r', 's', 't''u', 'v', 'x', 'y', 'z']), ] 1.Printing 使用 pprint 模块的最简单方法是调用 from pprint_data import data logging.basicConfig( level=logging.DEBUG, format='%(levelname)-8s
1.2K50发布于 2018-04-23 - 来自专栏数字芯片实验室
SoC的发展趋势
这些技术创新中最具突破性的创新之一是System-on-a-Chip（SoC）。要充分掌握SoC发展的意义，必须探索其起源、演变及其对当今科技格局的影响。 SoC 技术趋势 与任何处于创新前沿的技术一样，SoC 正在经历一系列演进步骤，每个步骤都增强了其功能并为科技行业设定了新标准。 基于 SoC 的能效和绿色计算 自适应电压调节：通过允许 SoC 根据计算需求动态调整其电压，可以显著降低功耗。 SoC 的最新研究与研究 工艺进步：预计 SoC 将变得更加强大和高效。半导体工艺的进步，包括更小的工艺节点和改进的电源管理，将提高SoC的性能。 安全性：随着 SoC 在关键领域找到应用，确保芯片级安全性免受物理和数字攻击至关重要。 哪些行业可以使用 SoC？
95710编辑于 2024-04-01 - 来自专栏全栈程序员必看
AMC7135_sip soc
达到了超过实时的帧率（86 fps 在VOT-15上） 7.4.1.1 架构 7.4.1.2 网络结构与训练过程 SiamFC设计的网络结构将原始图像缩小了8倍，即=8，并且，该网络没有padding 为了合理的结合深-浅层特征，作者提出channel-wise模块用于结合不同层特征，最大化提升网络的跟踪性能。
1.3K30编辑于 2022-11-10 - 来自专栏镁客网
三星发布新一代SoC：Exynos 9820，采用8nm制程
三星表示，在明年初发布的Galaxy S10上，将会首次使用这款新一代SoC。 策划&撰写：山河 2018年即将走进尾声，竞争对手华为和苹果相继有了动作，三星也不甘落后，发布了新一代移动平台旗舰SoC，并有望在年底上市。 据报道，11月15日，三星正式发布Exynos 9820，中文slogan是“非凡智慧，由内而生”，这是三星的新一代手机SoC。 它采用8nm LPP FinFET制程打造，CPU架构为两颗定制的M4核心、两颗Cortex A75大核和四颗Cortex-A55核心。这也是三星的首个集成NPU单元的移动芯片。 而尽管这次三星用的是8nm LPP FinFET工艺，未能使用粉丝所期待的7nm工艺，但是较之前的10nm LPP工艺仍然将功耗降低了10%。
59610发布于 2018-12-14 - 来自专栏FreeBuf
开源SOC的设计与实践
2.概要设计： 如果非系统的概要级描述， 从技术角度来看，我们采用插件方式组织模块，从业务上来讲，SQL注入和PHP注入的关联性是不大的，我们采用插件的方式也是为了解开模块间的耦合关系。 0x05 模块单体设计 1.单体设计： 模块对象接口设计：为了使用类工厂集中调度模块，我们预定了插件模块必须要有接口函数。 ? 0x07 总结 目前我们把一个基于开源技术的微型日志威胁分析系统介绍完了，并没给出更具体的实现代码，更多的为基础部署架构和设计方式提代了一个思路，具体到包括单体接口实现的约定，理想状态下，按照这种模式写出的模块的大同小异
1.2K40发布于 2018-07-30 - 来自专栏数字芯片实验室
处理 SoC 中的性能瓶颈
SoC 中不断添加处理核心，但它们不会都得到充分利用，因为真正的瓶颈没有得到解决。 SoC 需要处理的数据量激增，虽然处理核心本身可以处理这些数据，但内存和通信带宽成为瓶颈。
68110编辑于 2024-04-23 - 来自专栏OpenFPGA
用FPGA创建SoC如此容易
用FPGA创建SoC如此容易 项目地址 ❝https://github.com/enjoy-digital/litex/wiki LiteX 框架为创建 FPGA 内核/SoC、探索各种数字设计架构和创建完整的基于 简介 LiteX 提供了轻松创建 FPGA 内核/SoC 所需的所有常用组件： 总线（Wishbone、AXI、Avalon-ST）及其互连。 通过将 LiteX 与内核生态系统相结合，创建复杂的 SoC 变得比使用传统方法容易得多，同时提供更好的可移植性和灵活性：例如，基于 VexRiscv-SMP CPU、LiteDRAM、LiteSATA 安装 RISC-V 工具链（仅当您想使用 CPU 测试/创建 SoC 时）： pip3 install meson ninja . install json-c verilator libevent brew cask install tuntap litex_sim --cpu-type=vexriscv 在板上的串行端口 115200 8-
2.3K20编辑于 2022-03-11 - 来自专栏数字芯片
数模混合 | SOC设计与验证
所以 SOC的顶层，如果用数字仿真器，也是因为它快。 2.模拟仿真器 需要解决模拟大环境、大矩阵( System Matrix)，而且要在仿真的每一步都站在全局的角度，看各种需求是否被满足。 在数模混仿工具上的顺序是： 1）运行所有离散的初始化 2）在零时刻执行所有离散initial模块 3）在零时刻执行所有离散always模块 4）模拟迭代得到所有电压电流结果 B、Trans工作点分析 模拟部分从 图8 RNM--Connection Module 1 Wreal和electrical如何通信呢？ Wreal由于忽略了阻抗效应的，只用于没有直接强反馈的模块的输入输出传输，所以在处理Inout端口时候比较吃力。 ADV第二十三讲 “SOC TOP设计与仿真”，陈俊晓
3.9K20编辑于 2021-12-15
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号