- 综合排序
- 最热优先
- 最新优先
- 来自专栏悟道
2-5 快速幂模板
这个就是在快速乘的基础上改一下 sum=0--->sum=1 x+=x--->x*=x //快速幂模板 public double quickPow(double x,long y){ double sum=1; while(y>0){ if((y&1)==1){ sum*=x; } x*=x; y=y>>1; }
35620发布于 2021-06-01 - 来自专栏AI机器学习与深度学习算法
学习分类 2-5 线性可分
感知机非常简单同时又很容易理解，但是相对应的，缺点也很多。感知机最大的缺点就是它只能解决线性可分的问题。
59610编辑于 2022-11-08 - 来自专栏FreeBuf
SOC日志可视化工具：SOC Sankey Generator
前言 作者身处甲方公司，有幸近两次参与到攻防演练行动当中，在这两次行动中也帮助公司逐步建立起来了一套SOC平台，完成对接了NGFW、IDS、APT、WAF、终端安全等安全设备并投入运营，运营过程中发现一个痛点没有得到很好的解决 在演练期间，公司领导每天会抽出5分钟时间听防守小组汇报，SOC平台所能展示的内容过于复杂与专业，不能很好地表达与反应当日的安全攻击态势，于是诞生出这个造轮子的想法。 简介 SOC Sankey Generator是一款从SOC日志中进行数据ETL与数据可视化的工具，可以快速将日志呈现为Sankey图，Sankey图常常应用于具有数据流向关系的可视化分析，在安全中适合描述源对目标发起了何种攻击事件 欢迎各位Star，Fork、Issue、PR（GitHub：https://github.com/LennyLeng/SOC_Sankey_Generator） 环境&依赖 python3 pandas
1.2K30发布于 2020-04-21 - 来自专栏ICSOC.TECH
PinPAD Design In SoC
简介 已经有很长一段时间不做 SoC Integration 方面的工作了，这篇是芯片 IO 相关的一些设计经验总结，主要是方便自己将来重新拾起，同时也希望能和大家分享、讨论和学习。 这项工作不是从头去设计一个IO或者PAD的电路结构，做 SoC 的 Design House 一般都是在 SoC 芯片中例化现成的 IO cell 和 PAD，这些 cell 一般是由 foundry
1.5K30发布于 2020-07-06 - 来自专栏Hank’s Blog
2-5 R语言基础 factor
#因子：分类数据 #有序和无序 #整数向量+标签label #Male/Female #常用于lm(),glm()
44410发布于 2020-09-16 - 来自专栏NetCore 从壹开始
2-5 安装容器Web工具：Docker Portainer
现在已经习惯了容器化了，不仅可以很快的配合CICD来实现部署，同时主要是也能解决一些疑难杂症，比如在Linux中经常会有各种图形图像的依赖包问题。特别是内网环境。
1K20编辑于 2023-01-09 - 来自专栏不二鱼的芯片验证记录
什么是SOC?
用“麻雀虽小五脏俱全”来形容SoC，再确切不过了。SoC是模仿计算机系统，微缩成了一个微系统。 在我接触过的SOC芯片中，硬件的大概的组成是：核心（core）,存储，外设接口（高速外设和低速外设），总线，中断模块，时钟模块等。在验证阶段，这些都是用verilog代码实现的，你是看不到实体的。 SOC是一个整体的概念，再细化一下，便到了每个模块。在一个SOC成型之前，设计工程师用verilog代码把每个模块敲出了，粗略进行模块级的验证，在模块级验证通过之后，会通过总线把各个模块集成在一起。 国内很多公司的“葫芦娃”并不是自己“长”的，都是从国内外一下专门做IP的公司买的IP，也就是模块，然后把这些IP，集成到一起，组把“葫芦娃”都挂在藤上，成一个SOC芯片。 当然，并不是所有的模块都是买，也有一些小的模块是可以自己写的。 看到这里，不知道你对SOC的概念，有没有多一点理解，希望对你有帮助，如果对你有帮助，麻烦点个赞。我是不二鱼，欢迎关注我。
1.2K10编辑于 2022-10-28 - 来自专栏人人都是极客
ARM SoC漫谈
当然，作为整体的芯片功耗，还得包括各种加速器和接口，尤其是会被用到的模块。 在设计SoC的时候，性能，功耗和价格就转换成了PPA。啥是PPA？其实就是性能，功耗和面积。其中，性能有两层含义。 芯片设计者把每个大模块的clock gating和power gating进行组合，形成不同的休眠状态，软件可以根据温度和运行的任务，动态的告诉处理器每个模块进入不同的休眠状态，从而在任务不忙的时候降低功耗 因此，切记，弱壁垒只能保证你给出的指令次序，并不能保证在它们之间没有别的模块去访问内存，哪怕这个模块来自于同一个核。 这些就需要NoC公司和SoC厂家细细分析了。 总之，现在手机和平板上最常见的用法，CCI连接CPU和GPU，作为子网，网内有硬件一致性。 还有，在SoC系统上，对有些设备模块进行DMA时，如果不是缓存行对齐，那么可能每32字节都会被拆成2段分别做DMA，这个效率就要差了1倍了。 如果使用了带ecc的内存，那么更需要ddr带宽对齐了。
2K10编辑于 2024-04-02 - 来自专栏Deep learning进阶路
2-5 线性表之循环链表
2-5 线性表之循环链表 循环链表就是链表首尾相接连成一个环，可以用单链表 和 循环链表来实现。
43340发布于 2019-07-02 - 来自专栏刷题笔记
2-5 Two Stacks In One Array (20 分)
本文链接：https://blog.csdn.net/shiliang97/article/details/101173005 2-5 Two Stacks In One Array (20 分) Write
77830发布于 2019-11-08 - 来自专栏刷题笔记
2-5 修理牧场 (35 分)【优先队列】
2-5 修理牧场 (35 分) 农夫要修理牧场的一段栅栏，他测量了栅栏，发现需要N块木头，每块木头长度为整数Li个长度单位，于是他购买了一条很长的、能锯成N块的木头，即该木头的长度是Li的总和
1.1K10发布于 2020-06-23 - 来自专栏摸鱼范式
SoC设计之PPA
欢迎大家加入2022届数字IC交流群，QQ群号 1060380138 做过SoC的同学们基本都会接触到一个词，tradeoff。什么是tradeoff呢？为什么要tradeoff？ 只要是做SoC设计就离不开这三个概念。首先，性能不用讲大家都明白。我们经常会看到关于性能的宣传，比如某新发布的手机跑分多少多少，比如某款CPU芯片的最高主频等等。 对于大规模的SoC，这时候就需要架构工程师统筹考虑三个指标，在PPA三项指标间做出权衡。是用功耗换性能，还是用面积换性能，抑或是在满足基本性能的前提下大力优化功耗或者面积。 就像某水果公司的SoC，有钱任性，其L3 cache做的不小，哈哈。 最后总结一下，芯片设计中PPA既是对立的，又是统一的，其矛盾贯穿SoC设计始终。没有完美的芯片，只有完美的tradeoff。 END
3.3K30发布于 2021-09-08 - 来自专栏育种数据分析之放飞自我
笔记 | GWAS 操作流程2-5：杂合率检验
一般自然群体，基因型个体的杂合度过高或者过低，都不正常，我们需要根据杂合度进行过滤。偏差可能表明样品受到污染，近亲繁殖。我们建议删除样品杂合率平均值中偏离±3 SD的个体。
2.4K20发布于 2020-04-27 - 来自专栏数字芯片
SoC的功能验证
SoC功能验证的挑战 系统复杂性提高增加验证难度 设计层次提高增加了验证工作量 发展趋势 2.功能验证方法与验证规划 仿真为基本出发点的功能验证方法 功能验证开发流程制订验证计划 功能验证需求 协议验证 根据总线协议对各个模块的接口部分进行验证 系统级的测试平台 边界条件 设计的不连续处 出错的条件 极限情况 系统级的测试平台标准 性能指标 覆盖率指标 4.仿真验证自动化 激励的生成 目前，SoC设计中常用的静态形式验证方法是相等性检查。 半形式验证是一种混合了仿真技术与形式验证技术的方法。常用的半形式验证是混合属性检查或模型检查，它将形式验证的完整性与仿真的速度、灵活性相结合。
1.6K30编辑于 2022-12-18 SoC的设计和应用
而SoC则将这些功能模块全部集成到一颗芯片内部，大大减少了PCB板的面积、降低了功耗，同时也提升了系统的可靠性。 1.2.4 互连总线 负责连接SoC内部各个模块，常见的有AHB、APB、AXI等总线协议。 常用的低功耗技术包括： 多电压域设计：将SoC划分为多个电压域，不同的模块使用不同的供电电压 动态电压频率调节（DVFS）：根据负载动态调整工作电压和频率 时钟门控：在模块空闲时关闭时钟，减少动态功耗 这颗由乐鑫科技设计的SoC集成了双核处理器、WiFi和蓝牙模块，价格却非常亲民，成为了IoT设备的首选方案。 4.2 SoC开发的最佳实践 4.2.1 充分利用硬件加速 现代SoC集成了很多硬件加速模块，如DMA、硬件CRC、加密引擎等。 充分利用这些硬件资源可以大大提升性能、降低CPU负载。
78810编辑于 2026-03-02- 来自专栏摸鱼范式
SoC设计之功耗--开篇
接下来从功耗构成的角度，我们来看有哪些和SoC设计相关的提示。 首先是 ，可以在满足功能的前提下尽量降低供电电压值，这里面包含的技术有多电压域（multi voltage domain）设计，比如内部模块工作在低电压域，与IO相关的模块工作在高电压域；多电源域（multi 输入向量控制就是当芯片/模块置于休眠模式时，通过一组输入使芯片/模块的泄漏最小。这些输入向量可以通过寄存器上的置位/复位输入端或通过扫描链加入（听起来是不是有点丧心病狂的感觉!。 上面讲的都是从功耗构成角度考虑，我们也可以结合SoC设计流程来看看在SoC设计的各个阶段都能做些什么来降低功耗。毕竟低功耗的设计贯穿了SoC设计的整个流程。 总结一下，SoC的低功耗设计方法有很多，具体还要结合项目本身的实际情况来定。正如前一篇所讲，在芯片设计的世界里没有完美的技术，只有完美的tradeoff。 END
1.8K30发布于 2021-09-08 - 来自专栏九彩拼盘的叨叨叨
学习前端 第4周 第2-5天
了解什么叫响应式。 了解CSS3 Media Queries 了解Bootstrap 了解Bootstrap的全局 CSS 样式。特别是其中的栅格系统。 作业 用Bootstrap做页面 http://www.bootcss.com/ 。交互不需要实现
20910发布于 2018-08-27 - 来自专栏数字芯片实验室
SoC的发展趋势
这些技术创新中最具突破性的创新之一是System-on-a-Chip（SoC）。要充分掌握SoC发展的意义，必须探索其起源、演变及其对当今科技格局的影响。 SoC 技术趋势 与任何处于创新前沿的技术一样，SoC 正在经历一系列演进步骤，每个步骤都增强了其功能并为科技行业设定了新标准。 基于 SoC 的能效和绿色计算 自适应电压调节：通过允许 SoC 根据计算需求动态调整其电压，可以显著降低功耗。 SoC 的最新研究与研究 工艺进步：预计 SoC 将变得更加强大和高效。半导体工艺的进步，包括更小的工艺节点和改进的电源管理，将提高SoC的性能。 安全性：随着 SoC 在关键领域找到应用，确保芯片级安全性免受物理和数字攻击至关重要。 哪些行业可以使用 SoC？
96010编辑于 2024-04-01 - 来自专栏全栈程序员必看
AMC7135_sip soc
为了合理的结合深-浅层特征，作者提出channel-wise模块用于结合不同层特征，最大化提升网络的跟踪性能。
1.3K30编辑于 2022-11-10 RISC-V指令集仿真工具：从架构探索到系统级验证的加速引擎
案例说明：在设计大型AI加速器SoC时，若将大型单片RISC-V SoC分解为多个小芯粒（Chiplet），架构师必须评估指令工作负载在多个裸片间的划分方式。 这使验证收敛速度提升2-5倍。多物理场分析：结合多物理场仿真平台，确保RISC-V SoC在芯片-封装-系统级的功耗完整性与热效应达标，实现代工厂认证级精度。 阶段三：数模混合与签核期需求：RISC-V控制逻辑与射频/电源管理模块的联合调试，晶体管级时序签核。 Q3: 在RISC-V与模拟模块的协同验证中，如何解决仿真速度极慢的问题？A: 采用新思科技的实时视图切换（RTVS）技术。 该技术允许在RISC-V数字控制逻辑运行时使用高速数字仿真器，仅在模拟模块需要高精度交互时动态切入SPICE视图，从而在保证关键精度的同时，将整体验证周期缩短2-5倍。
14710编辑于 2026-06-11
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号