搜索 - 腾讯云开发者社区-腾讯云

文章/答案/技术大牛

发布

来自专栏网络交换FPGA
Verilog开源项目总结
包括Rocket-chip(标量)，BOOM-chip(超标量乱序)。 PULPino 包含32位 CPU内核实现和完整的SoC环境，开发语言为SystemVerilog。 Lowrisc 基于UCB Rocket-Chip基础，采用System Verilog编写改进部分的代码。
2.6K21发布于 2019-10-29
来自专栏数字芯片
优秀IC/FPGA开源项目 [二]
想用修改过的rocket-chip在FPGA上测试设计；木心处理器 https://github.com/microdynamics-cpu/tree-core-ide 用于处理器设计和验证的下一代集成开发环境
3.6K11编辑于 2022-09-19
来自专栏OpenFPGA
优秀的 Verilog/FPGA开源项目介绍（二）-RISC-V
History Table）、RAS（Return Address Stack） Rocket同样采用Chisel语言编写； ❝https://github.com/freechipsproject/rocket-chip
5.2K20发布于 2021-10-18
来自专栏OpenFPGA
优秀的 Verilog/FPGA开源项目介绍（三十六）-RISC-V（新增一）
History Table）、RAS（Return Address Stack） Rocket同样采用Chisel语言编写； ❝https://github.com/freechipsproject/rocket-chip
8.5K25编辑于 2023-02-14
来自专栏网络交换FPGA
一种面向确定性低延迟网络数据应用的处理器-nanoPU
Accessed on 2020-08-17. [46] Rocket-chip github. https://github.com/chipsalliance/rocket-chip.
1.9K40发布于 2021-10-11