搜索 - 腾讯云开发者社区-腾讯云

文章/答案/技术大牛

发布

来自专栏poslua
Uber Cadence 学习
Cadence "Cadence is a distributed, scalable, durable, and highly available orchestration engine to execute 当然还有更复杂的用例：uber eats[7] 参考资料 •Cadence — The only workflow orchestrator you will ever need[8]•Using Cadence workflows to spin up Kubernetes[9]•Building your first Cadence Workflow[10]•What exactly is a Cadence /cadence-the-only-workflow-orchestrator-you-will-ever-need-ea8f74ed5563 [9] Using Cadence workflows to spin up Kubernetes: https://banzaicloud.com/blog/introduction-to-cadence [10] Building your first Cadence
3.2K40发布于 2021-07-14
来自专栏数字芯片
Cadence innovus安装教程
安装 IScape IScape 是一个图形化界面的专门安装 cadence 软件的软件。 /iscape.04.23-s012/bin/iscape.sh 安装cadence 软件的时候会自动在默认的安装路径上创建目录进行安装，选择Preferences→InstallScape IScape 的图形化界面选择 Directories ，默认安装路径和下载路径都选择/opt/Cadence 目录，然后点击 OK IScape 界面先不要关闭，下一步安装innovus，其他cadence软件也是通过
5.3K21编辑于 2022-12-18
来自专栏工程师看海
Cadence怎么对比文件差异？
Cadence作为一流的电子设计自动化（EDA）的软件公司，其EDA工具绝对是大部分公司的首选。我们常用的两个组件为Orcad和Allegro，一个是原理图设计，一个是PCB设计。
1.7K20编辑于 2022-06-23
来自专栏硬件分享
Cadence Allegro16.6安装教程
链接： https://pan.baidu.com/s/199RP8DJqbpgWLzVo39xHqA 提取码：9fd7 复制这段内容在百度网盘打开下载 Cadence Allegro系统互连平台能够跨集成电路 3.打开后选择如图所示安装cadence软件。 4.选择安装包路径，找到"Cadence SPB 16.6.ooxx"，然后打开，选择安装路径，然后根据提示就可以安装完成。
8.1K40编辑于 2022-11-18
来自专栏存储公众号：王知鱼
Cadence：UCIe 与先进 Chiplets 架构
Quote 关于 Cadence 公司 Cadence Design Systems[1]（简称Cadence）是一家全球领先的电子设计自动化（EDA）工具和半导体知识产权（IP）供应商，主要为半导体和电子系统公司提供软硬件工具和设计服务 Cadence 的背景与核心竞争力 EDA 工具领导者： Cadence 的EDA工具涵盖芯片设计的所有阶段，从前端逻辑设计（如 RTL 设计与验证）到后端物理实现（如布局布线和时序优化）。在芯粒（Chiplets）领域，Cadence 的 IP 产品可以直接为芯片设计人员提供经过优化的模块，帮助他们更快实现芯粒的互连和集成。强大的软件生态支持： Cadence 在电子设计中处于生态核心地位，其工具与主流设计标准紧密结合，能够快速支持行业内的新兴技术和标准化需求。 https://www.cadence.com/en_US/home.html ↩
67000编辑于 2025-02-11
来自专栏VoiceVista语音智能
Cadence HiFi5 and Audio Software Parnter
The Age of the Voice UI Blending a neural network (NN) with digital signal processing, the Cadence® Tensilica Sensory同时也是Cadence视觉，图像AI软件合作伙伴 -
1.1K30编辑于 2022-04-02
来自专栏ExASIC
cadence genus版的综合脚本
今天我们再来写个cadence genus版本的综合脚本。为了简单说明，只做了worst corner，可以满足大部分老工艺的综合。
4.1K10编辑于 2022-06-21
来自专栏硬件工程师
Cadence原理图查看PIN总数
allegro统计方法以前文章写过了，今天刚好看到以前文章，所以这里再补充下怎样在cadence原理图阶段来查看PIN数。顺道分享一个Cadence17.4的简易查看软件（CadencePCBViewers17.4-2019.exe）。
1.9K00编辑于 2025-03-31
来自专栏硬件工程师
教你设置dsn,brd文件关联到cadence
用过cadence的人应该都知道，很多人存在dsn,brd文件无法关联到cadence，从而导致无法直接双击对应的文件打开软件编辑，不得不先打开软件，再通过文件夹浏览来打开对应的文件，这其实是浪费了一些时间的下面通过简单的介绍，教你怎样设置dsn,brd文件关联到cadence。步骤二：单击浏览步骤三：找到对应的软件安装路径，如：D:\Cadence\SPB_16.6\tools\capture 然后选中图中的capture.exe文件，点击确认。同理，这里只提供下路径；如：D:\Cadence\SPB_16.6\tools\pcb\bin里面的allegro.exe 同样效果图如下：扩展： dra文件怎样设置呢？
3.6K10编辑于 2022-08-29
来自专栏模拟版图layout设计
Cadence 配置文件“.cdsenv”介绍和使用
用户先打开任意一个应用模块，这里以打开layout为例说明：打开layout，在layout界面菜单栏options下设置自己习惯的设置；比如：工艺格点、十字鼠标等等（当然也可以设置其他的内容），然后回到CIW(Cadence
2.9K23编辑于 2023-11-22
来自专栏李家杂货铺zi
Cadence 16.6 Allegro如何同时对齐多个封装？
1）Allegro中选择Setup -> Application Mode -> Placement Edit
1.7K20编辑于 2023-03-21
来自专栏李家杂货铺zi
利用Cadence PSpice仿真防反接电路
可以看出，因为二极管存在压降，输出电压VOUT略小于输入电压VIN。使用该防反接电路时必须考虑工作电流，如果工作电流较大，二极管选型时需确认的耐流值，并做好散热工作。
86910编辑于 2023-03-21
来自专栏陌上风骑驴看IC
Cadence发布Tempus电源完整性签核方案
该解决方案集成了业界广泛使用的Cadence Tempus时序签核解决方案与Voltus IC电源完整性解决方案。如需了解Cadence Tempus 电源完整性解决方案的更多信，请访问： www.cadence.com/go/TempusPIpr. 关于Cadence Cadence 公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。 Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。了解更多，请访问公司网站 www.cadence.com。 Cadence、Cadence 徽标和 www.cadence.com/go/trademarks中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc.
1K10发布于 2019-11-19
来自专栏白山头讲IC
道听途说：Cadence与Synopsys后端工具非正规比较
为了简单起见，Cadence简称C，Synopsys简称S。 C在数字EDA领域长期处于二流角色，被S压着打，当然，他也有拿手的，在模拟领域，占据霸主地位。而且，自家的名字还只是叫了个Cadence power format，而你竟敢叫 unified power format。
4.3K20发布于 2021-04-19
来自专栏芯智讯
Cadence宣布收购Rambus SerDes和内存接口PHY IP
当地时间7月20日，EDA大厂Cadence和半导体IP提供商Rambus宣布，双方已就 Cadence 收购 Rambus SerDes 和内存接口 PHY IP 业务达成最终协议。预期的技术资产购买还将为Cadence带来在美国、印度和加拿大经过验证且经验丰富的 PHY 工程团队，进一步扩大 Cadence 领域丰富的人才基础。，Rambus IP 和经验丰富的团队的加入进一步加速了 Cadence 的智能系统设计战略，从而推动卓越设计。” 值得注意的是，就在数日前的7月15日，Cadence宣布完成对半导体设计公司Pulsic的收购，进一步拓展了其多物理场系统分析和计算流体力学 (CFD) 产品阵容。资料显示，Cadence成立于1988年，由ECAD Systems和SDA Systems两个公司合并而成，目前已成为全球EDA龙头企业之一。
48520编辑于 2023-08-09
来自专栏李家杂货铺zi
Cadence 16.6 Allegro差分线的蛇形走线
Route -> Delay Tune，鼠标单击差分线的单条线Tx-_GP9（较短的那一条），此时Options的界面如下：
2K20编辑于 2023-03-21
来自专栏全栈程序员必看
Cadence 电源完整性仿真实践（一）
软件版本号：Cadence 16.5 使用工具：Allegro PCB PI Option XL Power Integrity 使用资源：仿真实例下载地址：http://download.csdn.net 单击Next 选中DCL library，再Next，进入Library Setup 在Power plane pair选择S1-S2的平面对，单击电容库C:/Cadence/SPB_16.5/share /pcb/pcb_lib/npo_0603_caps 选择CAP_NPO_0603_10U 在Power plane pair选择S3-S4的平面对，单击电容库C:/Cadence/SPB_16.5/share /pcb/pcb_lib/npo_0603_caps 选择CAP_NPO_0603_6_8U 在Power plane pair选择S5-S6的平面对，单击电容库C:/Cadence/SPB_16.5/
1.4K20发布于 2021-11-30
来自专栏硬件工程师
Cadence16.6文件转低版本
Cadence16.6文件怎样输出低版本的文件？开文前，先讲个小故事。
97310编辑于 2022-08-29
来自专栏李家杂货铺zi
Cadence 16.6 Capture多个器件同步到Allegro的方法
如果每次capture只点击一个元器件，再在Allegro中摆放会花费很多时间，如果能够按照功能模块的思路，一次选中一个功能模块的全部元器件，再同步到Allegro，并可以在Allegro中同时操作这些元器件，这样会大大提高PCB布局效率。
1.5K20编辑于 2023-03-21
来自专栏李家杂货铺zi
Cadence 16.6 Allegro中Static Phase和Relative Propagation Delay的区别
1. 使用Relative Propagation Delay约束差分线TX+_GP0和TX-_GP0
1.5K10编辑于 2023-03-21

第 2 页第 3 页第 4 页第 5 页第 6 页第 7 页第 8 页第 9 页第 10 页第 11 页

点击加载更多

Uber Cadence 学习

Cadence innovus安装教程

Cadence怎么对比文件差异？

Cadence Allegro16.6安装教程

Cadence：UCIe 与先进 Chiplets 架构

Cadence HiFi5 and Audio Software Parnter

cadence genus版的综合脚本

Cadence原理图查看PIN总数

教你设置dsn,brd文件关联到cadence

Cadence 配置文件“.cdsenv”介绍和使用

Cadence 16.6 Allegro如何同时对齐多个封装？

利用Cadence PSpice仿真防反接电路

Cadence发布Tempus电源完整性签核方案

道听途说：Cadence与Synopsys后端工具非正规比较

Cadence宣布收购Rambus SerDes和内存接口PHY IP

Cadence 16.6 Allegro差分线的蛇形走线

Cadence 电源完整性仿真实践（一）

Cadence16.6文件转低版本

Cadence 16.6 Capture多个器件同步到Allegro的方法

Cadence 16.6 Allegro中Static Phase和Relative Propagation Delay的区别

社区

活动

圈层

关于

腾讯云开发者

热门产品

热门推荐

更多推荐