- 综合排序
- 最热优先
- 最新优先
- 来自专栏Visual Codex
在Windows环境下编译VPX
runtime_cpu_detect enabling mmx enabling sse enabling sse2 enabling sse3 enabling ssse3 enabling sse4_ from 122 files generating filter 'Header Files' from 32 files generating filter 'Build Files' from 4 files list (0 items) is: [CREATE] test_rc_interface.vcxproj generating filter 'Source Files' from 4 vpx --dep=simple_decoder:vpx --dep=test_intra_pred_speed:vpx --dep=test_libvpx:vpx --dep=set_maps :vpx --dep=vp9rc:vpx --dep=vpxenc:vpx --dep=vp9cx_set_ref:vpx --dep=vp9_spatial_svc_encoder:vpx
1.7K20发布于 2021-03-20 - 来自专栏sktj
Kubernetes(4:架构)
Master 是cluster 的大脑： 运行 kube-apiserver kube-scheduler kube-controller-manager etcd pod restful api scheduler 调度器Scheduler负责决定将Pod放在哪个Node上运行。Scheduler在调度 时会充分考虑Cluster的拓扑结构，当前各个节点的负载，以及应用对高可用、性能、数据亲和性的需求。 Controller Manager负责管理Cluster各种资源，保证资源处于预期的状态。Controller Manager由多种controller组成，包括replicationcontroller、endpoints controller、namespace controller、serviceaccounts controller等。 etcd负责保存Kubernetes Cluster的配置信息和各种资源的状态信息。当数据发生变化时，etcd会快速地通知Kubernetes相关组件。 Pod要能够相互通信，Kubernetes Cluster必须部署Pod网络，flannel是其中一个可选方案。
40820发布于 2019-09-24 国产化板卡设计原理图：2018-基于双FT-M6678 DSP的3U VPX的信号处理平台
一、板卡概述 该板卡是由我公司自主研发的基于3U VPX架构的信号处理板，该处理板包含2片 FT-M6678 DSP芯片，1片 Spartan-3系列XC3S200AN配置芯片，两片DSP分别有 1路RapidIO x4连接至VPX背板，两片DSP之间通过Hyperlink x4和SGMII互联。 ● DSP 之间 通过Hyperlink x4 互联。 ● DSP之间 通过SGMII 互联。 ● DSP1 连接PCIe x2 ,SRIO x4至VPX-P1。 ● DSP2 连接PCIe2 x2至VPX-P1,SRIO x4至VPXP2。 ● 板卡芯片要求工业级。 ● 供电 采用 +12V 单电源。 ● 板卡结构标准 3U VPX大小。 ● 纹波：≤10mVpp 六、应用领域 ● 图像数据采集、分析处理3U VPX, 全国产化, 图像数据采集, 信号处理平台, 图像分析处理
31810编辑于 2025-10-14- 来自专栏云技术+云运维
vcenter内嵌和外链数据库的解析
;--删除表dbo.VPX_HIST_STAT3; 18. droptable dbo.VPX_HIST_STAT4;--删除表dbo.VPX_HIST_STAT4; USE [VCDB] /***** [VPX_HIST_STAT4]脚本日期: 12/17/2013 15:34:57 ******/ SETANSI_NULLSON GO SETQUOTED_IDENTIFIERON GO CREATETABLE [VPX_HIST_STAT4]( [COUNTER_ID] [bigint] NOTNULL, [TIME_ID] [bigint] NOTNULL, [STAT_VAL] [bigint] NOTNULL [VPX_HIST_STAT4]完成 ******/ /****** 收缩数据库 ******/ USE [VCDB] GO DBCC SHRINKDATABASE(N'VCDB') GO /** 使用以下命令提交新架构到MySQL数据库服务器。
2.1K20发布于 2019-10-29 VPX处理板设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 C6678板卡, XC7VX690T板卡,
一、概述 本板卡基于标准6U VPX 架构，为通用高性能信号处理平台，系北京太速科技公司自主研发。 P4； DSP连接PCIe x2 至VPX P2； FPGA外挂两簇DDR3，每簇容量4GB,位宽64bit，总容量8GB；数据速率1600MHz； FPGA 外挂NorFlash容量128MB ； FPGA的加载模式为BPI模式； FPGA外接2路FMC-HPC； FPGA 连接GTH x8至VPX P1； FPGA 连接GTH x4至VPX P2； FPGA 连接一路QSFP GPIO，SPI，EMIF互联； FPGA和CFPGA实现GPIO 互联； CFPGA 连接一路1000BASE-T千兆以太网至VPX P4。 硬盘管理通过文件系统，FPGA的PCIeX4与 6U VPX主板互联，操作系统直接映射管理硬盘，也可以通过前面板QSFP+ 光纤导出给其他服务器设备。
50310编辑于 2025-10-10高速图像采集基带信号处理卡：3-基于双TMS320C6678+双XC6VSX315T的6U VPX高速数据处理平台
一、板卡概述 板卡由北京太速科技自主研发，基于VPX架构，主体芯片为两片 TI DSP TMS320C6678,两片Virtex-6 XC6VSX315T-ff1156 FPGA，1个RapidIO 所有信号处理FPGA与DSP均通过SRIO 4X连接板上一片8端口SRIO 4X交换芯片。DSP芯片外挂大容量支持2GB的DDRIII SDRAM。 二、处理板技术指标SRIO 4X交换网络连接两片DSP以及两片Virtex-6 FPGASRIO 4X交换网络连接4组SRIO 4X至VPX P1;具备一个SRIO 4X交换芯片;具备高速RocketIO 数据传输链路;具备I2C接口，实现系统功耗、状态管理;可以接入VPX P0参考时钟进行工作;通过VPX P0接口定义板卡编号GA[5:0]，并设置网络MAC，DSP 网络均可配置交换功能。 连接28bit LVDS每片Virtex-6 FPGA对VPX连接12bit LVCMOS-18每片Virtex-6 FPGA对VPX连接8X GTX每片Virtex-6 FPGA通过60bit LVDS
12210编辑于 2026-03-05国产化板卡设计原理图：2274-基于FMC接口的JFM7VX690T36的3U VPX信号处理板
一、板卡概述 本板卡系我司自主研发的基于3U VPX导冷架构的信号处理板，适用于高速图像处理等。芯片采用工业级设计。该处理板包含1片 FPGA-JFM7VX690T36。 板载两组64位宽DDR3，每组容量4GB，一个HPC FMC接口。VPX接口连接4组x4 GTH，24组LVDS，一路RS422，一路1000Base-T。 板卡的电气与机械设计依据VPX标准（VITA 46.0），支持导冷，能够满足用户在特殊环境下的使用需求。 二、功能和技术指标： 板卡功能参数内容主处理器JFM7VX690T36板卡标准VPX VITA 46.0电气规范PCIe 2.0,3.0 X4FMC接口FMC ANSI/VITA 57.1 – 2008 客户端测试程序板载FMC测试程序根据子卡型号提供对应的测试接口程序四、应用领域 高速信号处理 软件无线电标签: 高速图像处理, 高速信号处理, 软件无线电 SDR, 通用信号处理板卡, VPX
23910编辑于 2025-11-04高速图像采集卡设计方案：2-基于6U VPX的双TMS320C6678+Xilinx FPGA K7 XC7K420T的图像信号处理板
综合图像处理硬件平台包括图像信号处理板2块，视频处理板1块，主控板1块，电源板1块，VPX背板1块。 采用6u VPX架构。芯片满足工业级要求，板卡满足抗震要求。 视频信号处理板卡负载对视频信号进行处理，返回或输出。 互联，支持4 x 3.125Gbps带宽。 每片6678的SGMII-1通过PHY芯片，连接到VPX-P4。每片6678的PCIe x2 连接至VPX-P3。 K7的 GTX x20 分别连接至 VPX的P1，P2，P3接口K7的LVDS x10 连接至VPX-P5。K7 输出两组422信号连接至VPX-P4。
18810编辑于 2026-02-09- 来自专栏深圳架构师同盟
EA企业架构、4A架构，业务架构、IT 架构之间是什么关系？
今天继续聊企业架构方面的话题。即对于EA企业架构、4A架构，业务架构、IT 架构之间是什么关系？这些架构之间又有哪些区别和联系？ 首先整体回答下问题再展开详细回答。 企业架构一般谈4A架构，即业务架构，数据架构，应用架构和技术架构 。如果只谈业务架构和IT架构。那么IT架构包括了数据架构，应用架构和技术架构。 我原来有一篇文章专门谈企业架构中的4A架构的关系和集成，可以参考我公众号的历史文章文章。 我们常说的4A架构就是业务架构、数据架构、应用架构和技术架构，其实去理解4A架构的集成核心，你仍然要去参考企业架构这本书里面谈到的企业架构元模型。 业务架构到应用架构集成方面，我们刚才讲到了，在业务建模里面会拆分出业务对象、业务活动、业务规则、业务角色这4个核心的要素。这4个核心的要素我们去详细考虑it实现的时候，一定会映射到它相关的应用功能。
55510编辑于 2025-11-17 - 来自专栏摸鱼范式
深入AXI4总线-架构
知乎用户ljgibbs授权转发 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。 但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。 声明1：部分时序图以及部分语句来自 ARM AMBA 官方手册 （有的时候感觉手册写得太好了，忍不住就直接翻译了。。） [二] 架构 五个独立通道 AXI4 总线的一大特征是它有 5 个独立的传输通道，这些通道都只支持单向传输。 作为类比，SPI 总线有 2 条单向传输通道：MISO， MOSI。 值得注意的是 AXI4 不再支持 WID 信号，这和 AXI4 的乱序机制有关，AXI4 规定所有数据通道的数据必须顺序发送。 结语 本文中我们了解了 AXI 总线的架构，它的五大通道以及各自的信号，最简单的读写操作流程以及AXI 总线的拓扑连接。
1.6K10发布于 2020-06-24 - 来自专栏超级架构师
(4) 微服务架构采用准则
这意味着微服务架构主要面向后端，尽管这种方法也用于前端。每个服务在其自己的进程中运行，并使用HTTP/HTTPS、WebSockets或AMQP等协议与其他进程通信。
35631发布于 2020-07-18 - 来自专栏超级架构师
微服务与SOA架构(4）
如图4-1所示，事实上，了解服务客户与服务之间所采用的远程访问协议并不意味着就了解任何一方是如何实现的，也不意味着双方在实现上要保持一致。 图4-1 SOA也支持协议感知的异构互操作能力，但是它支持得更进一步，可以做到协议无关的异构互操作能力。 例如，如图4-2所示，在.NET平台上用C#实现的某个服务客户端可以使用REST调用对应的服务，但是服务（本例中是EJB3 Bean）只能使用RMI通信。 图4-2 如果你发现自己所处的是异构环境，需要对多种使用不同协议的系统或者服务进行整合，那么很可能需要采用SOA架构而不是微服务架构。 图4-3 合约解耦显然有一些使用上的局限。如果服务所需数据无法从客户所发送数据转换获得也无法从其它数据源获得，服务调用只能返回失败，因为服务合约无法得到满足。
1.3K40发布于 2018-04-09 - 来自专栏闲余说
架构设计 4-高可用架构之FMEA方法
导读：《架构设计》系列为极客时间李运华老师《从0开始学架构》课程笔记。本文为第三部分，主要介绍 FMEA 方法，以及如何将 FMEA 方法应用于架构设计之中以提高服务可用性。 什么是FMEA FMEA（Failure mode and effects analysis，故障模式与影响分析）又称为失效模式与后果分析、失效模式与效应分析、故障模式与后果分析等 在架构设计领域，FMEA 的具体分析方法 给出初始的架构设计图 假设架构中某个部件发生故障 分析此故障对系统功能造成的影响 根据分析结果，判断架构是否需要进行优化 FMEA 分析表 功能点 当前的 FMEA 分析涉及的功能点， 个人理解 FMEA 方法是一种分析问题的方法，一共列出了 11 个点，我们在分析架构问题的时候，按照每个点逐一去适配、分析。 reference 从 0 开始学架构
94740编辑于 2022-08-19 - 来自专栏全栈程序员必看
4G网络架构_三大网络架构
4G是集3G与WLAN于一体，并能够快速传输数据、高质量、音频、视频和图像等。 4G能够以100Mbps以上的速度下载，比目前的家用宽带ADSL（4兆）快25倍，并能够满足几乎所有用户对于无线服务的要求。 EPC 核心网架构秉承了控制与承载分离的理念，将分组域中SGSN 的移动性管理、信令控制功能和媒体转发功能分离出来，分别由两个网元来完成，其中，MME 负责移动性管理、信令处理等功能，S-GW 负责媒体流处理及转发等功能 3，4G网络架构的变化 1）实现了控制与承载的分离，MME负责移动性管理、信令处理等功能，S-GW负责媒体流处理及转发等功能。 4，3G与4G系统参数的比较 版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。
5.7K20编辑于 2022-11-08 - 来自专栏全栈程序员必看
UE4 GamePlay架构学习篇
现在UE4刚免费不久，网上的资料还很少，有一些UE3的大佬出了一些学习的帖子。 4>AGameSession： 游戏会话：存在于服务端的，客户端没有。 这样想就明白了了 我觉得UE4设置InOwner，InInstigator就是在射击游戏的原型上衍生出来的。 比如人拿枪，人开枪，枪发射子弹。 14>UMG->Slate： 它是UMG的底层实现，也是UE4编辑器界面使用的GUI的架构，也就是说UE4的编辑器界面就是用Slate写的。 18>USaveGame： UE4提供的一套存档的系统，单机游戏用着不错，也可作为本地存储一些数据载体。
2K30编辑于 2022-11-09 XCVU9P 板卡设计原理图：616-基于6U VPX XCVU9P+XCZU7EV的双FMC信号处理板卡 高性能数字计算卡
FPGA与VPX背板P1互联16个GTY，P2互联8个GTY，P3 互联16对LVDS；● 主 FPGA ，前面板 引出1路QSFP28，数据速率支持25GbpsX4， 时钟支持156.25MHz；● 三、接口软件内容● 提供主FPGA的接口测试程序，包括 DDR4、光纤aurora、FMC等接口； ● 提供从FPGA的裸跑接口测试程序，包括 DDR4、RS232，千兆网 接口。 附：VPX接口及前面板信号说明1 VPX接口说明VPX序号信号功能P0J6+12V： 板卡供电电源 @10A;+3.3Vaux， 500mA;VPX_GA[0：4] VPX_GAP : 接于单片机，用于板卡编号 _LVDS_P_[00:15]VU9P_P3_LVDS_N_[00:15] 接于XCVU9P 1.8V IO 差分或者单端;VPX_P4_3V3IO[0:19] 3.3V IO ZU7EV 的 HD-bank88 ;P4J10A7_P4_LVDS_P_[00：23]A7_P4_LVDS_N_[00：23] ZU7EV 的 HP-bank67;1.8V IO或者差分对；A7_RS422TX+，A7_RS422TX-A7
71310编辑于 2025-10-21企业架构规划设计-4A架构之间的关系和集成
今天我准备再录一个视频来讲解一下企业架构规划设计中的4A架构之间的关系和集成。 我昨天分享过一个视频，就有朋友给我留言说有些内容看不懂，因为我讲的很多视频它是需要有一定前导知识的，类似于我今天讲4A架构集成，那你至少应该对企业架构，对TOGAF，对企业架构规划的元模型有大概的一些了解 我们常说的4A架构就是业务架构、数据架构、应用架构和技术架构，其实去理解4A架构的集成核心，你仍然要去参考企业架构这本书里面谈到的企业架构元模型。 价值流往往就是顶端的流程，业务能力的分解往往是2~4级，对于详细的业务流程的分解往往就到了5~7级，只是原来在业务架构里面，我们没有太强调流程架构，实际上从架构的Y模型里面可以看到，在业务架构里面是有两个视角 业务架构到应用架构集成 我们刚才讲到了，在业务建模里面会拆分出业务对象、业务活动、业务规则、业务角色这4个核心的要素。这4个核心的要素我们去详细考虑it实现的时候，一定会映射到它相关的应用功能。
54700编辑于 2025-06-243U VPX板卡设计原理图：821-基于RFSOC的8路5G ADC和8路9G的DAC 3U VPX卡
一、板卡概述 本卡基于xilinx RFSOC处理器XCZU47DR，设计的8路AD，8路DA 3U VPX板卡。 二、主要功能： ● 主芯片为Xilinx®Zynq®UltraScale+™Gen3 RFSoC； ● 板卡集成16GB DDR4 SDRAM，PL一组8GB DDR4，PS一组8GB DDR4；
28510编辑于 2025-12-10- 来自专栏HACK学习
干货 | vCenter 漏洞利用总结
vCenter Server 在 ESXi 6.0 之前是通过 C/S 架构来管理 ESXi 集群的，没有 web 端，且安装环境较为苛刻，必须为 Server 版本的服务器才可以安装。 在 6.0 版本之后，官方已经取消了 C/S 架构的客户端，转而采用了 web 管理平台，又被称之为 vSphere web client。 VMware VirtualCenter\ 对于 vCenter Server 6.0、6.5、6.7： C:\ProgramData\VMware\vCenterServer\cfg\vmware-vpx 2.7 log4j2 JNDI 注入 VMware 的产品同样也受 log4j2 漏洞的影响，具体可以参考：VMSA-2021-0028。 在 vCenter 系统的研究中，存在一个包含客户端 postgresDB 的明文登录凭证的文件：/etc/vmware-vpx/vcdb.properties。
8.4K30编辑于 2023-01-03 高速信号处理设计原理图：619-基于双FMC接口 ZU19EG 的6U VPX采集存储计算处理卡
该板卡是采集、存储、计算、管理一体的高集成度、加固型的信号处理平台，北京太速科技板卡基于Xilinx公司Zynq UltraScale+ MPSOC系列SOC XCZU19EG-FFVC1760架构 ，其中，ARM端搭载一组64-bit DDR4，总容量达4GB，可稳定运行在2400MT/s，板卡ARM对外支持1路USB3.0接口、2路千兆以太网接口、1路DP输出接口、2路调试串口（RS232）、2 PL端扩展两路标准FMC HPC接口，支持8路GTH（GTY）接口和LA/HA/HB全定义接口；PL端支持一组64-bit DDR4，容量均为4GB，最高运行速率支持2666MT/s；PL端8个GTH扩展 PCIe接口，2个QSFP28 100G光纤；6U VPX 接口支持16个GTH和32对LVDS。 M.2接口ibert模式测试代码； ● PL端的DDR读写测试代码 ● PL端6U VPX 接口PCIe Gen3 x8 XDMA接口测试软件； ● 其它GPIO信号连通性测试代码；四、应用领域
23510编辑于 2025-10-11
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号