首页
学习
活动
专区
圈层
工具
发布
    • 综合排序
    • 最热优先
    • 最新优先
    时间不限
  • PCIe同步授时精准赋能工控系统、PCIE授时PCIE同步、工控系统授时

    西安同步电子科技有限公司凭借深耕时频领域的技术积累,推出SYN4632型PCIe时钟同步,以硬件级高精度授时能力,为工控机系统提供“原子钟级”时间基准,彻底破解工业场景的“时间焦虑”。 SYN4632型PCIe时钟同步从硬件架构到信号处理全面革新,直击上述痛点,为工控系统构建“全场景、高可靠、超精准”的时间同步解决方案。二、SYN4632时钟同步核心技术突破1. 多源信号自适应,兼容全球主流授时标准支持GPS/北斗双模卫星信号、PTP协议、IRIG-B码(DC/AC)、CDMA基站信号等7种时间源输入,并可通过API灵活配置优先级,实现“一多源”的无缝切换。 4. 即插即用,赋能智能化运维通过PCIe总线直接接入工控机扩展槽,无需外接电源,功耗低于6W。 SYN4632型PCIe时钟同步不仅是硬件模块,更是驱动工业数字化转型的“时间基石”。

    39510编辑于 2025-09-22
  • 来自专栏用户4866861的专栏

    pcie总线授时的使用

    这种方法的不足在于:数据吞吐量、带宽的限制使得pci总线逐渐被pcie总线授时所取代,且GPS授时方式以及美国微软windows系统无法在国家安全敏感部门使用。 针对上述不足,基于国产linuk系统平台,设计了PCIE总线接口的授时,驱动程序以及基本应用软件。 三、举例说明 SYN4632总线授时是一款通过总线控制,为计算机、工控机等操作系统提供高精度硬件时钟的同步。 产品功能 (1)支持PCIE总线授时,时间精度优于10us; (2)内置高精度授时型GPS/BD双模接收机; (3)外参考失锁后依靠内置高精度时钟守时; (4)支持即插即用(Plug and Play) (1)高精密,全自动,无人值守,免维护; (2)对主要电路部分采用金属外壳屏蔽,抗干扰能力强; (3)功耗小,可靠性高,可长期连续稳定工作; (4)安装简便:该产品可直接插入计算机(或工控机)的PCIe

    1.6K00发布于 2020-09-21
  • 来自专栏用户4866861的专栏

    选择PCIe授时应该注意这9点

    1、PCIe授时授时精度足够高 PCIe授时主要是用PCIe总线授时,总线中断一般可以做到ns量级精度,用户读取时间精度一般比较高,常规在10us量级,当然精度越高越好,目前同步天下授时可以做到5us SYN4632型PCIE总线授时 2、PCIe授时提供的时间函数是否丰富 PCIe授时一般厂家都会提供一个简单的授时程序,给系统校时,但是这个对于绝大多数用户来说不是很方便,尽量选择可以提供精密时间戳函数和精密延迟函数的 SYN4632型PCIE总线授时 SYN4632型PCIe时钟同步1.jpg 3、PCIe授时是否提供各种调用函数源代码 PCIe授时一般会提供简单的授时程序,这个对于很多需要深度开发的用户来说就不是很方便 4PCIe授时内置晶振的选择 一般PCIe授时标配多半是温补晶振TCXO,高精度温补晶振准确度大概是5E-7,也可以根据需要选择恒温晶振OCXO,准确度是3E-8左右,如果指标更高,可以选择铷原子钟 SYN4632型PCIe时钟同步2.jpg 7、PCIe授时输出时间频率信号是否丰富 PCIe授时主要是用PCIe总线授时的,因此一般用户对于输出信号要求不多,对于特殊用户来说就要特别留意输出信号的种类

    91400发布于 2021-07-12
  • 来自专栏全栈程序员必看

    PCIe的主要引脚 及 热插拔

    目录 1 PCIe 总线使用的信号 1.1 收发数据信号 1.2 辅助信号 2 热插拔 参考资料 1 PCIe 总线使用的信号 PCIe x1,x4,x8,x16 的连接器引脚如下图所示,数据收发引脚为白色 1.1 收发数据信号 PCIe总线的层次分层图: 与收发数据相关的线就是每个通路(lane)的两对差分传输线。PCIe x1,x2,x4,x8,x16分别代表有1,2,4,8,16条lane。 用于符合PCIe规范的任何支持唤醒功能的外接程序或系统板。 SMBCLK (可选): SMBus接口时钟信号。这是一个开漏的信号。 SMBDAT (可选): SMBus接口地址/数据信号。 2 热插拔 没有插入时,PCIe端的PRSNT1#与PRSNT2#连接在一起。而插槽端的PRSNT1#接地,PRSNT2#通过上拉电阻拉高。 同理也可以检测到拔出了,系统知道了是否插入就可以实现对应的处理过程来实现热插拔功能。

    7.8K12编辑于 2022-08-23
  • PCIe加速设计资料:416-基于Kintex Ultrasacle的万兆网络光纤 PCIe加速

    接口介绍结构尺寸标准PCI Express 全高板,适合于普通服务器、工作站,单板配合标准的全高档条,方便客户固定在PC∕服务器上FPGA型号XCKU040-FFVA1156-2I(等级2,工业级)内存4PCIE 接口X8,支持Gen1.0∕Gen1.1∕Gen2.0∕Gen3.0,每根lane最高速率8.0 Gbps,符合 PCI Express Gen3.0规范,X8模式,理论带宽高达64 Gbps ,在Windows7下测试带宽5000MByte∕sEEPROM容量 8Kbit用户拨码开关4bit用户按键4bitLED指示灯3bit串口USB串口形式,数量1个,最高支持115200波特率扩展口连接器连接器引出 43对差分对,总共86根信号线单板供电12V(±10%),可使用外置电源;也可以选择PCIe槽位供电,典型功耗15W温感芯片温度传感器1:读取板卡周围空气温度温度传感器2:读取FPGA芯片内部温度-目前市面上极少有公开的监控芯片温度的解决方案 ,我司将这部分功能例程源码提供,提高客户产品运行监控机制(产品化必备规格,所有电脑PC机及服务器上运行的PCIe必须能监控周围温度)详细说明提供本单板详细说明文档,包含个电路和FPGA对接管脚说明,方便客户进行二次开发

    9110编辑于 2026-02-13
  • 来自专栏用户4866861的专栏

    SYN4631型PCIe转串口授时

    SYN4631型PCIe转串口授时 产品概述 SYN4631型PCIe转串口授时是西安同步电子科技有限公司研发生产的一款通过PCIe总线转换为串口为计算机、工控机等操作系统提供高精度授时的时钟。 该授时采用流水线自动化贴片生产,使用FPGA+ARM框架设计,接收GPS/北斗/PTP/交直流IRIG-B码/CDMA/1PPS/10MHz等外部参考信号,输出各种时间频率信号,提高系统的时间精度和准确度 该时钟同步内置高精度守时时钟源,当外部参考无效时仍然可以提供高精度授时服务。 总线接口PCIe X1(兼容X4/X8/X16)同步精度优于10ms数据RMC语句,包括时间,经纬度等信息驱动支持32/64位 Windows10/8.1/8/7/VISTA/XP,SERVER 2016 插槽+3.3v,﹢12v供电,功耗小于6WMTBF≥100000小时机箱尺寸标准PCIe接口: 175(长)×107mm(高)×(厚)21mm选件可定制宽温板卡,根据客户要求定制类似产品

    90540发布于 2019-09-26
  • 来自专栏智能制造预测性维护与大数据应用

    PCIE-1840L多时钟同步采集性能验证!

    PCIE-1840/1840L是4通道16位同步采集,单通道采集速度为80/125MS/s。 当需要同步采集超过4路的信号(如微波数据测试、多点局部放电检测等)时,可以通过同步总线实现时钟和触发的同步,实现多同步采集。 本测试针对2张PCIE-1840L进行同步测试,测试 PCIE-1840 多之间同步采样之特性。 PCIE-1840L包含4个用于接外部待测模拟信号的BNC接头和1个用于接触发、时钟信号的HDMI接头,HDMI接头定义如下: 测试方式 1. PCIE-1840如何巧用示波器TIS功能节省2倍投资? PCIE-1840示波器500MS/s高速数据实时存储! LabVIEW高速数字化仪PCIE-1840实用完整例程源码!

    69820编辑于 2022-05-31
  • 来自专栏数据和云

    基于数据库的PCIe闪存解决方案

    4.为了解决北京邮政的问题,我们主要做了两个阶段的优化。第一阶段是是从数据库和SQL层面进行调优,这个层面给用户带来了20倍的性能提升。 但是将这个层面优化到极致之后,I/O存储的瓶颈仍然明显,满足不了实时性的要求;第二阶段我们把 LSI的闪存方案带给用户,试着用通过Flash去解决IO方面的问题,并获得了成功。 5.北京邮政项目共采用了四块LSI闪存,并且通过X86服务器+Flash闪存的模式取代了以前传统的SAN架构,并抛弃了传统的磁盘阵列。 如果采用X86服务器+Flash闪存方案,折旧周期可能只有两、三年,非常容易就能够将性能迭代上去,远远超过传统架构的生命周期的迭代能力。

    1.1K70发布于 2018-03-05
  • PCIe接口设计原理图:124-基于XC7Z015的PCIe低速扩展底板

    一、板卡概述      板卡由SoC XC7Z015芯片来完成主控及数字信号处理,XC7Z015内部集成了两个ARM Cortex-A9核和一个Artix 7的FPGA,通过PL端FPGA扩展PMC接口 FPGA自带PCIeX4,网络、USB、RS232等接口。板卡为标准PCIe, 可以直接插入PC机,也可以单独网络盒使用,是全能的工业信息采集、控制的扩展底板,也可以扩展触摸屏,作为手持机开发使用。 二、主要功能和性能三、软件支持:四、应用领域:工业自动化检测,手持机,PCIe接口声学采集, 工业自动化检测, PCIe接口, 手持机, PCIe低速扩展底板

    38010编辑于 2025-10-22
  • 来自专栏智能制造预测性维护与大数据应用

    PCIE-1802多同步采集振动信号同步性能验证!

    PCIE-1802是8通道同步采集,支持多同步,当需要实现多路同步时可以通过同步总线实现时钟和触发的同步,该系统使用15张,实现120个通道的同步采集,同步误差小于100ns.同步时钟采用两级推动 Slave)启动开始撷取(设置为外部触发) A) 等待同步信号输入做同步 B) 等待主触发信号 (2)主(Master)启动开始撷取 若主为接受外部触发,则在触发同时会自动送出信号触发从 则在开始同时会送出触发信号及同步信号 waveformAICtrl.prepare(); // 送出同步信号 waveformAICtrl.start(); // 开始撷取 4、 故使用示波器量测不同张 PCIE-1802 板子上 ADC 的 Sample Clock 端(需焊线量测),并以此证明 PCIE-1802 板与板之间的同步性。 5、 同步性测试结果 实际量测两张 PCIE-1802 之异步性约在 20 ns ~ 50 ns 的范围 (下图测得的数值为 22.4 ns)。

    94310编辑于 2022-05-30
  • 图像信号分析处理设计方案: 536-基于FMC接口的XCZU7EV 通用PCIe 视觉处理 工业控制

    二、主要功能1、板卡核心芯片使用ZU11EG-2FFVC1156I MPSOC处理器,PL端一路DDR4 64bit,4GB容量;PS端一路DDR4 64bit,4GB容量;支持EMMC、QSPI Flash 实现PS,PL各路接口测试,目前完成PCIe功能开发,千兆网,万兆网的开发,FMC接口匹配公司视频,AD类子,有充分的接口互联软件,基础软件功能免费提供,高端软件及复杂软件进行定制。 软件结构:PXIe X86主控板软件界面       本板卡可以作为一个子PCIe设备,与X86主板互联,实现数据的接入和预处理。 板卡也可以作为一个主控管理板,自带显示,鼠标键盘,硬盘存储。 四、板卡存储采集应用      板卡可以把PCIe 金手指部分,通过底板连接一个 PCIe固态硬盘。构建一套嵌入式的高速存储解决方案。      第二种:FMC子进行存储扩展。双M.2 存储硬盘XCZU7EV 通用PCIe , 图像信号分析处理 , 视觉处理 , 工业控制 , 存储扩展

    16910编辑于 2025-11-17
  • 来自专栏根究FPGA

    PCIe(一)、PCIe PIO分析一

    一、PCIe基础知识 1.1 关于接口 PCIe2x接口,对比其他系列,该接口包含2对发送与接收接口, 数据部分包含双向八个接口: PETp0与PETn0:发送器差动线对,通道0 PETp1与PETn1 图1.2 4DW_TLP包 What’s more,TLP是Transaction Layer Packet事务层包的检测,关于其详细内容可查看PICe的物理结构,主要是事务层(TransactionLayer TLP数据(DATA):可选字段,0~1024DW,0~4kb。 TLP Digest(摘要):可选,头中的TD位决定,大小总是一个DW(32bit),用于ECRC和数据中毒。 2的[5:4],位[5]设置是否采用灵活的顺序,当设置为1时,对于此TLP使用灵活的顺序(Realxed-order). ? CPU的寻址能力以字节为单位,如32位寻址的CPU可以寻址2的32次方大小的地址也就是4Gb,1kb=1024byte,1mb=1024kb,1gb=1024mb。

    3.8K30发布于 2020-06-30
  • AD采集设计方案:130-基于PCIe的中速模拟AD采集

    一、产品概述       基于PCIe的一款分布式高速数据采集系统,实现多路AD的数据采集,并通过PCIe传输到存储计算服务器,实现信号的分析、存储。        产品固化FPGA逻辑,适配8路125Msps/4路250Msps/2路500Msps/1路 1Gsps采集,实现PCIe的触发采集,单次采集容量2GB,开源的PCIe QT客户端软件,用户可以在很短的时间内完成采集器程序的开发 二、技术规格 2.1 基于XC7K 325T 的数字底板2.2 FMC AD 子3 应用软件      8路AD采集PCIe传输(181 + 136)    软件实现FPGA逻辑 AD采集,PCIe  XDMA传输,寄存器配置    采集显示上位机一体,支持8通道AD数据显示,以及数据落盘实物图大规模 MIMO , 高速数据采集系统 , 中速模拟AD采集 , AD采集 , 实验室数据采集

    32210编辑于 2025-10-23
  • 行业趋势类:PCIe时钟同步的技术演进与市场机遇

    一、总线技术迭代:PCIe如何重塑授时格局随着工业控制系统对数据吞吐量的需求激增,传统PCI总线因带宽限制逐渐被淘汰。 SYN4632采用的PCIe3.0接口,单向传输带宽达250MB/s,是PCI总线的5倍以上,可同时处理16路高精度时间信号。 这种技术跃迁使授时从单一校时工具进化为系统级时间中枢,支撑起智能电网广域监测、自动驾驶V2X通信等新兴应用。二、精度竞赛:从毫秒到纳秒的产业升级在工业4.0浪潮下,时间同步精度需求正经历指数级提升。 推动分布式能源并网控制从秒级向微秒级跃迁,支撑虚拟电厂等新型电力系统形态;智能制造:使工业机器人协作精度突破0.1mm阈值,解锁柔性生产线的大规模应用;智能交通:为车路协同系统(V2X)提供纳秒级时间基准,支撑L4级自动驾驶的实时决策 SYN4632凭借PCIe架构优势与国产化能力,有望在2026年占据国内工业授时市场35%的份额,成为智能制造升级的核心使能者。这场由时间驱动的产业革命,正在重新定义工业系统的运行规则。

    24810编辑于 2025-07-30
  • 来自专栏全栈程序员必看

    mini pci pcie_4K7规格说明

    硬件规格随通道数不同而不同(x1,x4,x8,x16),低通道数板卡可插入多通道数插槽。 For example, x4 can be inserted to x8 but not to x1. Mini PCIE Mini PCIE是为移动通讯设计,规格书:PCI Express Mini Card Electromechanical Specification。 M.2包含多个主机接口:PCIePCIe LP,HSIC,SSIC,USB,SDIO,UART,PCM/I2S,I2C,SATA,Display Port等。 PCI-Express详解 百度文库 3. mini PCIe和M.2的科普贴 4. Mini PCIe vs.

    94410编辑于 2022-09-20
  • 来自专栏咖啡走糖

    树莓派Compute Module 4 IO Board PCIE 验证记录

    最近验证了下树莓派Compute Module 4板的pcie,这里记录下。 插上RTL四网口的pcie扩展板,上电后lspci可以正确识别到pcie桥,网卡驱动没有添加,也没去重新编译内核驱动,问题不大。

    91020编辑于 2022-11-05
  • 来自专栏硬件工程师

    PCIE时钟解说

    接上篇文章《clock oscillator,generator,buffer选型杂谈》,今天我们来说下PCIE时钟的要求: 首先先看下PCIE架构组件:下图中主要包括了CPU(ROOT COMPLEX ),PCIE SWITCH,BUFFER以及一些PCIE ENDPOINT;而且可知各个器件的时钟来源都是由100MHz经过Buffer后提供。 通常允许PCIE上的时钟线长不大于4inch。特别注意这点,涉及到我们实际PCB走线。 Data Clock Architecture:时钟从数据中恢复出来。慎用,有些不支持。 鉴于PCIE时钟要求多且复杂的,故此文章主要鉴于上一篇文章,给出主要的参数要求,其它详细的要求以及测试方法,后续有机会再编写分享。 抖动:如下CC模式的要求: 注意:上图给出的是CC时钟架构下的抖动要求;仿真PCIE4.0时候,抖动是按照0.7ps RMS来的;仿真PCIE5.0时候,抖动是按照0.25ps RMS来的;因为标准考虑了实际系统中的额外噪声

    1.8K01编辑于 2025-03-31
  • 来自专栏WriteSimpleDemo

    PCIE AER

    When AER is enabled, a PCI Express device will automatically send an error message to the PCIe root port AER error output When a PCIe AER error is captured, an error message will be output to console. Below shows an example: 0000:50:00.0: PCIe Bus Error: severity=Uncorrected (Fatal), type=Transaction Pls. refer to pci express specs for other fields. 4. AER Statistics / Counters When PCIe AER errors are captured, the counters / statistics are also exposed

    3.2K30发布于 2020-02-19
  • 来自专栏全栈程序员必看

    PCIE接口定义

    Transmitter Lane 4, Differential pair RSVD Reserved 34 HSOn(4) GND Ground 35 GND Ground HSIp(4) Receiver The PCIe 2.0 standard doubles the transfer rate compared with PCIe 1.0 to 5 GT/s and the per-lane throughput PCIe 2.0 motherboard slots are fully backward compatible with PCIe v1.x cards. PCIe 2.0 cards are also generally backward compatible with PCIe 1.x motherboards, using the available Like 1.x, PCIe 2.0 uses an 8b/10b encoding scheme, therefore delivering, per-lane, an effective 4 Gbit

    4.5K12编辑于 2022-08-14
  • 来自专栏OpenFPGA

    PCIE x4 Gen2 高速数据传输

    此参考系统在PCIe Gen2 x4 下实测双向收发速率 >1600MByte/s。 PCIe闪存的供应商包括:INTEL、IBM、LSI、OCZ、三星(计划中)、SanDisk、STEC、SuperTalent和东芝(计划中)等,而针对海量的数据增长使得用户对规模更大、可扩展性更强的系统所应用 目前最新的版本为PCI-E 3.0,是生产中可用于主流个人电脑的扩展的最新标准。也有还未退市的PCI-E(即1.0版)。 2.0比1.0带宽提高一倍,而3.0比2.0版带宽又提升一倍,为5GHz x 44、PCI-E线缆子规范可让PCI设备通过标准化铜缆线接入计算机,而且每条线路的速度都能达到2.5Gbps,适用于为高端服务器加入多块网卡作为输入输出扩展模块等场合。

    3.1K31发布于 2020-06-30
领券