- 综合排序
- 最热优先
- 最新优先
PCIe同步授时卡精准赋能工控系统、PCIE授时卡、PCIE同步卡、工控系统授时卡
西安同步电子科技有限公司凭借深耕时频领域的技术积累，推出SYN4632型PCIe时钟同步卡，以硬件级高精度授时能力，为工控机系统提供“原子钟级”时间基准，彻底破解工业场景的“时间焦虑”。 SYN4632型PCIe时钟同步卡从硬件架构到信号处理全面革新，直击上述痛点，为工控系统构建“全场景、高可靠、超精准”的时间同步解决方案。二、SYN4632时钟同步卡核心技术突破1. 2. 2、轨道交通信号控制地铁ATS系统要求各站点时钟误差小于500ns。 SYN4632型PCIe时钟同步卡不仅是硬件模块，更是驱动工业数字化转型的“时间基石”。
38410编辑于 2025-09-22- 来自专栏用户4866861的专栏
pcie总线授时卡的使用
这种方法的不足在于：数据吞吐量、带宽的限制使得pci总线逐渐被pcie总线授时卡所取代，且GPS授时方式以及美国微软windows系统无法在国家安全敏感部门使用。 针对上述不足，基于国产linuk系统平台，设计了PCIE总线接口的授时卡，驱动程序以及基本应用软件。 PCI 所有设备共享总线带宽来说，PCIe 总线具有独享传输通道数据带宽的特性与PCI总线相比，PCIe 总线主要有下面的技术优势: 1) 是串行总线，进行点对点传输，每个传输通道独享带宽; 2) 产品功能 （1）支持PCIE总线授时，时间精度优于10us； （2）内置高精度授时型GPS/BD双模接收机； （3）外参考失锁后依靠内置高精度时钟守时； （4）支持即插即用（Plug and Play） （1）高精密，全自动，无人值守，免维护； （2）对主要电路部分采用金属外壳屏蔽，抗干扰能力强； （3）功耗小，可靠性高,可长期连续稳定工作； （4）安装简便：该产品可直接插入计算机（或工控机）的PCIe
1.6K00发布于 2020-09-21 - 来自专栏用户4866861的专栏
选择PCIe授时卡应该注意这9点
1、PCIe授时卡授时精度足够高 PCIe授时卡主要是用PCIe总线授时，总线中断一般可以做到ns量级精度，用户读取时间精度一般比较高，常规在10us量级，当然精度越高越好，目前同步天下授时卡可以做到5us SYN4632型PCIE总线授时卡 2、PCIe授时卡提供的时间函数是否丰富 PCIe授时卡一般厂家都会提供一个简单的授时程序，给系统校时，但是这个对于绝大多数用户来说不是很方便，尽量选择可以提供精密时间戳函数和精密延迟函数的 SYN4632型PCIE总线授时卡 SYN4632型PCIe时钟同步卡1.jpg 3、PCIe授时卡是否提供各种调用函数源代码 PCIe授时卡一般会提供简单的授时程序，这个对于很多需要深度开发的用户来说就不是很方便 SYN4632型PCIe时钟同步卡2.jpg 7、PCIe授时卡输出时间频率信号是否丰富 PCIe授时卡主要是用PCIe总线授时的，因此一般用户对于输出信号要求不多，对于特殊用户来说就要特别留意输出信号的种类 SYN4632型PCIE总线授时卡 8、PCIe授时卡尺寸选择 PCIe授时卡一般有全高和半高两种尺寸，用户要确定好尺寸，全高一般功能会更加丰富一些，半高因为尺寸有限功能会相对少一些，根据实际需要选择。
91400发布于 2021-07-12 - 来自专栏全栈程序员必看
PCIe卡的主要引脚 及 热插拔
目录 1 PCIe 总线使用的信号 1.1 收发数据信号 1.2 辅助信号 2 热插拔 参考资料 1 PCIe 总线使用的信号 PCIe x1,x4,x8,x16 卡的连接器引脚如下图所示，数据收发引脚为白色 1.1 收发数据信号 PCIe总线的层次分层图： 与收发数据相关的线就是每个通路（lane）的两对差分传输线。PCIe x1,x2,x4,x8,x16分别代表有1，2，4，8，16条lane。 PRSNT1# (必要): 插件卡存在检测引脚，用于实现热插拔。 PRSNT2# (必要): 插件卡存在检测引脚，用于实现热插拔。 2 热插拔 没有插入时，PCIe卡端的PRSNT1#与PRSNT2#连接在一起。而插槽端的PRSNT1#接地，PRSNT2#通过上拉电阻拉高。 注意到PRSNT1#与PRSNT2#对应的金手指与其他信号是不等长的，当卡的其他信号完成连接之后，因为卡的PRSNT2#与PRSNT1#连在一起所以被接地拉低，PRSNT2#从高到低的转变就代表卡插入了
7.7K12编辑于 2022-08-23 - 来自专栏全栈程序员必看
PCI、PCIe、Mini PCIe、SATA、mSATA、M.2
PCI && PCIe (Peripheral Component Interconnect，PCI)外设部件互联标准。 PCIe x 1、x 2、x 4、x 8、x 16 尺寸不一样。 Mini PCIe 基于PCIe的总线接口，主要用于笔记本和数码设备。52Pin。 先有了 Mini PCIe 标准，然后笔记本厂商用这个口来做 Wi-Fi 卡、3G/4G 上网卡、声卡等等。 mSATA 标准出现，利用 Mini PCIe 接口传 SATA 信号。 M.2 M.2 接口是一种新的主机接口方案，可以兼容多种通信协议，如 SATA、PCIe、USB、UART 等。是 Intel 推出的一种替代 mSATA 的新的接口规范。 无论是更小巧的规格尺寸，还是更高的传输性能，M.2 都远胜于 mSATA。
20.3K12编辑于 2022-09-08 PCIe加速卡设计资料：416-基于Kintex Ultrasacle的万兆网络光纤 PCIe加速卡
二 接口介绍结构尺寸标准PCI Express 全高板，适合于普通服务器、工作站，单板配合标准的全高档条，方便客户固定在PC∕服务器上FPGA型号XCKU040-FFVA1156-2I（等级2，工业级） 内存4个DDR4颗粒，总容量16Gbit; 1200Mhz(2400MT∕S)Boot Flash128Mbits *2,总容量 256MbitSATA 接口2个，单个接口速率最高支持 Sata 3.0 例程和源码SFP +接口4个，单个接口速率最高支持到10.3125GbpsQSFP+接口1个，专门提供给高速传输用户，总带宽40Gbps可编程时钟QSFP∕SFP+∕SATA接口对应的时钟采用可编程时钟PCIE 4bit用户按键4bitLED指示灯3bit串口USB串口形式，数量1个，最高支持115200波特率扩展口连接器连接器引出43对差分对，总共86根信号线单板供电12V(±10%),可使用外置电源；也可以选择PCIe （产品化必备规格，所有电脑PC机及服务器上运行的PCIe卡必须能监控周围温度）详细说明提供本单板详细说明文档，包含个电路和FPGA对接管脚说明，方便客户进行二次开发（不包含本单板整版的原理图）。
9110编辑于 2026-02-13- 来自专栏用户4866861的专栏
SYN4631型PCIe转串口授时卡
SYN4631型PCIe转串口授时卡 产品概述 SYN4631型PCIe转串口授时卡是西安同步电子科技有限公司研发生产的一款通过PCIe总线转换为串口为计算机、工控机等操作系统提供高精度授时的时钟卡。 该授时卡采用流水线自动化贴片生产，使用FPGA+ARM框架设计，接收GPS/北斗/PTP/交直流IRIG-B码/CDMA/1PPS/10MHz等外部参考信号，输出各种时间频率信号，提高系统的时间精度和准确度 该时钟同步卡内置高精度守时时钟源，当外部参考无效时仍然可以提供高精度授时服务。 典型应用 1) 计算机网络、计算机应用系统、流程控制管理系统； 2) 广泛应用于电力、交通、通讯、网络同步、数据同步等需要对时、计时和守时的领域； 3) 计算机时间同步，数据同步采集，天文测量和大地测量等需对时领域 插槽+3.3v，﹢12v供电，功耗小于6WMTBF≥100000小时机箱尺寸标准PCIe接口： 175（长）×107mm（高）×（厚）21mm选件可定制宽温板卡，根据客户要求定制类似产品
90040发布于 2019-09-26 - 来自专栏智能制造预测性维护与大数据应用
PCIE-1840L多卡时钟同步采集性能验证！
本测试针对2张PCIE-1840L卡进行同步测试，测试 PCIE-1840 多卡之间同步采样之特性。 系统配置 主板: AIMB-705VG 操作系统: Windows 10 Enterprise 2016 LTSB PCIE-1840L *2 2. 测试方式及项目 a) 接线方式: 同步信号: 卡片 1 及 2 一张卡作为 Convert Clock 的信号源(REF_CLK_OUT)， 另一张卡作为接收端(REF_CLK_IN)， 两者对接。 PCIE-1840相关资料链接 PCIE-1840/1840L是四通道125M/80M高速同步采集卡（数字化仪），具备16位高分辨率，板载2GB缓存，通过TIS可以组合成最高500M和320M单通道采集 PCIE-1840如何巧用示波器卡TIS功能节省2倍投资？ PCIE-1840示波器卡500MS/s高速数据实时存储！ LabVIEW高速数字化仪PCIE-1840实用完整例程源码！
69820编辑于 2022-05-31 - 来自专栏数据和云
基于数据库的PCIe闪存卡解决方案
2.传统企业与互联网企业不同，面对着集中的IO压力，最看重稳定和安全，不能容忍出错，所以倾向于选择经过广泛验证的解决方案。 但是将这个层面优化到极致之后，I/O存储的瓶颈仍然明显，满足不了实时性的要求；第二阶段我们把 LSI的闪存方案带给用户，试着用通过Flash卡去解决IO方面的问题，并获得了成功。 5.北京邮政项目共采用了四块卡LSI闪存卡，并且通过X86服务器+Flash闪存卡的模式取代了以前传统的SAN架构，并抛弃了传统的磁盘阵列。 如果采用X86服务器+Flash闪存卡方案，折旧周期可能只有两、三年，非常容易就能够将性能迭代上去，远远超过传统架构的生命周期的迭代能力。
1.1K70发布于 2018-03-05 PCIe接口卡设计原理图：124-基于XC7Z015的PCIe低速扩展底板
一、板卡概述 板卡由SoC XC7Z015芯片来完成卡主控及数字信号处理，XC7Z015内部集成了两个ARM Cortex-A9核和一个Artix 7的FPGA，通过PL端FPGA扩展PMC接口 板卡为标准PCIe卡， 可以直接插入PC机，也可以单独网络盒使用，是全能的工业信息采集、控制的扩展底板，也可以扩展触摸屏，作为手持机开发使用。 二、主要功能和性能三、软件支持:四、应用领域：工业自动化检测，手持机，PCIe接口卡声学采集卡, 工业自动化检测, PCIe接口卡, 手持机, PCIe低速扩展底板
37510编辑于 2025-10-22- 来自专栏智能制造预测性维护与大数据应用
PCIE-1802多卡同步采集振动信号同步性能验证！
PCIE-1802是8通道同步采集卡，支持多卡同步，当需要实现多路同步时可以通过同步总线实现时钟和触发的同步，该系统使用15张卡，实现120个通道的同步采集，同步误差小于100ns.同步时钟采用两级推动 下面以2张卡采用一级时钟同步推动的同步性能为例，进行说明： 1、 安装数据采集卡。 2、 按照下图进行卡间同步总线的连接 参考时钟输出(REF_CLK_OUT): 输出数字参考时钟信号给其他卡片 同步信号输出(SYNC_OUT): 输出信号与其他卡片同步时钟 触发输出(TRIGOUT Slave)启动开始撷取(设置为外部触发) A) 等待同步信号输入做同步 B) 等待主卡触发信号 （2）主卡(Master)启动开始撷取 若主卡为接受外部触发，则在触发同时会自动送出信号触发从卡 故使用示波器量测不同张 PCIE-1802 板子上 ADC 的 Sample Clock 端(需焊线量测)，并以此证明 PCIE-1802 板与板之间的同步性。
94310编辑于 2022-05-30 图像信号分析处理卡设计方案： 536-基于FMC接口的XCZU7EV 通用PCIe卡 视觉处理卡 工业控制卡
、 SD卡加载；2、板内PL支持1个标准FMC HPC接口，支持8个GTH，LA，HA，HB，I2C信号。 实现PS，PL各路接口测试，目前完成PCIe功能开发，千兆网，万兆网的开发，FMC接口匹配公司视频，AD类子卡，有充分的接口互联软件，基础软件功能免费提供，高端软件及复杂软件进行定制。 四、板卡存储采集应用 板卡可以把PCIe 金手指部分，通过底板连接一个 PCIe固态硬盘卡。构建一套嵌入式的高速存储解决方案。 M.2 硬盘可以拔出，插入到电脑硬件，进行数据文件访问。第二种：FMC子卡进行存储扩展。 双M.2 存储硬盘XCZU7EV 通用PCIe卡 , 图像信号分析处理卡 , 视觉处理卡 , 工业控制卡 , 存储扩展卡
16810编辑于 2025-11-17Linux PCIe P2PDMA 技术介绍
本文转自公众号 AI原力注入 的原创文章，PCIe P2PDMA 是允许 PCIe 设备之间直接进行数据传输的技术，无需通过主机 CPU 和系统内存进行数据中转。 Linux PCIe P2PDMA 技术介绍 从 PCIe 硬件机制到内核实现，再到 Nvidia GDS 场景实践。 1. Linux 提供 pci=pcie_bus_perf、pci=pcie_bus_safe、pci=pcie_bus_peer2peer 等参数用于统一/调优 MPS，并在 pcie_bus_perf 模式下同时尝试设置更合适的 在多机多卡训练中，梯度聚合需要跨网络传输大量数据。 5.1 PCIe 拓扑与 Switch 能力 PCIe Switch 的关键作用：在实现 P2PDMA 的架构中，PCIe Switch（如 PLX/Broadcom 芯片）扮演着至关重要的角色。
47810编辑于 2026-03-04PCIE C2C in Nvidia orinthor chip
soc的算力不够，可以使用多芯片方案，芯片间通过pcie进行chip 2 chip的通信（C2C).可以在chip 2 chip 间进行大数据传输，如camera的图片，模型计算的中间值等。 NvSciC2cPcie uses only one DMA Write channel of the assigned PCIe controller for all the NvSciC2cPcie nvscic2c-pcie-epc On second/other Orin DevKit configured as PCIe Endpoint sudo modprobe nvscic2c-pcie-epf for each of the nvscic2c-pcie endpoints configured. unbinding the nvscic2c-pcie-epf module with the PCIe Endpoint.
11410编辑于 2026-03-18- 来自专栏根究FPGA
PCIe(一)、PCIe PIO分析一
一、PCIe基础知识 1.1 关于接口 PCIe2x接口，对比其他系列，该接口包含2对发送与接收接口， 数据部分包含双向八个接口： PETp0与PETn0：发送器差动线对，通道0 PETp1与PETn1 ：发送器差动线对，通道1 PERp0与PERn0：接收器差动线对，通道0 PERp1与PERn1：接收器差动线对，通道1 故链路宽度为2，有几对链路差分对链路宽度即为多大。 2的[5:4]，位[5]设置是否采用灵活的顺序，当设置为1时，对于此TLP使用灵活的顺序（Realxed-order）. ? 但是对于不同类型的TLP间可以乱序通过同一条PCIe链路。 在使用Realaxed Ordering模型时，后一个写TLP可以越过前一个存储器写TLP提前执行，从而能提高PCIe总线利用率。 基于ID路由：配置读写报文、Cpl和CplD报文，该方式使用PCIe总线好进行路由路径 选择，在switch或者多端口RC的P2P（PCI to PCI）桥配置空间中，使用PCI总线号进行路由路径的选择
3.8K30发布于 2020-06-30 AD采集卡设计方案：130-基于PCIe的中速模拟AD采集卡
一、产品概述 基于PCIe的一款分布式高速数据采集系统，实现多路AD的数据采集，并通过PCIe传输到存储计算服务器，实现信号的分析、存储。 产品固化FPGA逻辑，适配8路125Msps/4路250Msps/2路500Msps/1路 1Gsps采集，实现PCIe的触发采集，单次采集容量2GB，开源的PCIe QT客户端软件，用户可以在很短的时间内完成采集器程序的开发 二、技术规格 2.1 基于XC7K 325T 的数字底板2.2 FMC AD 子卡3 应用软件 8路AD采集PCIe传输（181 + 136） 软件实现FPGA逻辑 AD采集，PCIe XDMA传输，寄存器配置 采集显示上位机一体，支持8通道AD数据显示，以及数据落盘实物图大规模 MIMO , 高速数据采集系统 , 中速模拟AD采集卡 , AD采集卡 , 实验室数据采集
31910编辑于 2025-10-23行业趋势类：PCIe时钟同步卡的技术演进与市场机遇
一、总线技术迭代：PCIe如何重塑授时格局随着工业控制系统对数据吞吐量的需求激增，传统PCI总线因带宽限制逐渐被淘汰。 SYN4632采用的PCIe3.0接口，单向传输带宽达250MB/s，是PCI总线的5倍以上，可同时处理16路高精度时间信号。 这种技术跃迁使授时卡从单一校时工具进化为系统级时间中枢，支撑起智能电网广域监测、自动驾驶V2X通信等新兴应用。二、精度竞赛：从毫秒到纳秒的产业升级在工业4.0浪潮下，时间同步精度需求正经历指数级提升。 这种突破直接催生了三大市场变革：电网数字化：推动分布式能源并网控制从秒级向微秒级跃迁，支撑虚拟电厂等新型电力系统形态；智能制造：使工业机器人协作精度突破0.1mm阈值，解锁柔性生产线的大规模应用；智能交通：为车路协同系统（V2X SYN4632凭借PCIe架构优势与国产化能力，有望在2026年占据国内工业授时卡市场35%的份额，成为智能制造升级的核心使能者。这场由时间驱动的产业革命，正在重新定义工业系统的运行规则。
24610编辑于 2025-07-30- 来自专栏硬件工程师
PCIE时钟解说
接上篇文章《clock oscillator,generator,buffer选型杂谈》，今天我们来说下PCIE时钟的要求： 首先先看下PCIE架构组件：下图中主要包括了CPU（ROOT COMPLEX ），PCIE SWITCH，BUFFER以及一些PCIE ENDPOINT；而且可知各个器件的时钟来源都是由100MHz经过Buffer后提供。 通常允许PCIE卡上的时钟线长不大于4inch。特别注意这点，涉及到我们实际PCB走线。 Data Clock Architecture：时钟从数据中恢复出来。慎用，有些不支持。 鉴于PCIE时钟要求多且复杂的，故此文章主要鉴于上一篇文章，给出主要的参数要求，其它详细的要求以及测试方法，后续有机会再编写分享。 抖动：如下CC模式的要求： 注意：上图给出的是CC时钟架构下的抖动要求；仿真PCIE4.0时候，抖动是按照0.7ps RMS来的；仿真PCIE5.0时候，抖动是按照0.25ps RMS来的；因为标准考虑了实际系统中的额外噪声
1.8K01编辑于 2025-03-31 - 来自专栏WriteSimpleDemo
PCIE AER
AER driver only attaches root ports which support PCI-Express AER capability. 2. How AER does work? It depends on CONFIG_PCIEPORTBUS, so pls. set CONFIG_PCIEPORTBUS=y and CONFIG_PCIEAER=y. 2. AER error output When a PCIe AER error is captured, an error message will be output to console. ----------- localhost /sys/devices/pci0000:00/0000:00:1c.0 # cat aer_dev_correctable Receiver Error 2 Timer Timeout 0 Advisory Non-Fatal 0 Corrected Internal Error 0 Header Log Overflow 0 TOTAL_ERR_COR 2
3.2K30发布于 2020-02-19 - 来自专栏全栈程序员必看
PCIE接口定义
PCI Express (PCIe, PCI-e) is a high-speed serial computer expansion bus standard. PCIe has numerous improvements over the older standards, including higher maximum system bus throughput The PCIe 2.0 standard doubles the transfer rate compared with PCIe 1.0 to 5 GT/s and the per-lane throughput PCIe 2.0 motherboard slots are fully backward compatible with PCIe v1.x cards. PCIe 2.0 cards are also generally backward compatible with PCIe 1.x motherboards, using the available
4.5K12编辑于 2022-08-14
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号