- 综合排序
- 最热优先
- 最新优先
- 来自专栏数字芯片
IC设计基础 | 数字IC设计经典笔试题
本文总结了数字IC设计公司的经典笔试题目-IC设计基础知识 引言 近年来，国内的IC设计公司逐渐增多，IC公司对人才的要求也不断提高，不仅反映在对相关项目经验的要求，更体现在专业笔试题目难度的增加和广度的延伸 为参加数字IC设计公司的笔试做准备，我们需要提前熟悉那些在笔试中出现的经典题目。 IC设计基础 1.什么是同步逻辑和异步逻辑？ 同步逻辑是时钟之间有固定的因果关系。 3.时序设计的实质 时序设计的实质就是满足每一个触发器的建立/保持时间的要求。 4.建立时间与保持时间的概念？ 建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。 10.寄生效应在IC设计中怎样加以克服和利用? 所谓寄生效应就是那些溜进你的PCB并在电路中大施破坏、令人头痛、原因不明的小故障。它们就是渗入高速电路中隐藏的寄生电容和寄生电感。 14.IC设计中同步复位与异步复位的区别？ 同步复位在时钟沿变化时，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。
1.9K20编辑于 2022-09-19 - 来自专栏数字芯片
数字IC设计经典笔试题之【IC设计基础】
摘要 本文搜集了近年来数字IC设计公司的经典笔试题目，IC设计基础知识。 引言 近年来，国内的IC设计公司逐渐增多，IC公司对人才的要求也不断提高，不仅反映在对相关项目经验的要求，更体现在专业笔试题目难度的增加和广度的延伸。 为参加数字IC设计公司的笔试做准备，我们需要提前熟悉那些在笔试中出现的经典题目。 IC设计基础 1：什么是同步逻辑和异步逻辑？ 同步逻辑是时钟之间有固定的因果关系。 3：时序设计的实质： 时序设计的实质就是满足每一个触发器的建立/保持时间的要求。 4：建立时间与保持时间的概念？ 10：寄生效应在IC设计中怎样加以克服和利用（这是我的理解，原题好像是说，IC设计过 程中将寄生效应的怎样反馈影响设计师的设计方案）？
1.6K10发布于 2020-07-20 - 来自专栏数字芯片实验室
模拟IC设计简介
集成电路 （IC） 自 1950 年代后期推出以来一直统治着电子行业。所有迹象都表明，这些小黑匣子将继续主导市场，尤其是模拟IC设计，多年来变得越来越重要。 尽管如此，当大多数人想到IC时，他们会想到计算机处理器或微控制器等数字电路。本文会纠正这一点。我们将回顾模拟IC的性质，介绍这些电路的一些应用领域，最后研究设计它们的特殊要求和设计挑战。 模拟IC设计要求 当工程师设计数字电路时，他们主要关心两个设计特征：功耗和处理速度。这两个变量通常相互对抗，设计人员必须在两者之间找到最佳平衡点，以适应其特定应用。 图3中的图表通常称为模拟设计八边形analog design octagon，说明了模拟设计人员在创建规格或评估已设计电路的性能时必须考虑的指标。 图3.模拟设计八边形。 今天的数字电路是用 3 纳米制造的，并且可能会变得更小。相比之下，模拟电路目前设计在 65 nm 至 28 nm 范围内。
68210编辑于 2024-04-01 - 来自专栏摸鱼范式
【白嫖IC设计课程】数字IC_FPGA设计入门
作者简介 杨宇翔 2006年成都电子科技大学毕业；数字电路前端设计从业14年；前Verisilicon Senior Staff Engineer；主要做视频IP设计（H.264/H.265编解码器设计 ，JPEG编解码器设计），神经网络CNN加速器IP设计。 参与7颗ASIC/SOC芯片的开发（量产3颗）。目前3篇国家发明专利实审中。 数字IC/FPGA设计架构课 https://ke.qq.com/course/3293846 第一讲免费 ? 数字IC_FPGA设计入门 免费慕课 https://www.iccollege.cn/portal/courseDetail/376.mooc ?
2K20发布于 2021-04-07 - 来自专栏FPGA探索者
数字IC设计知识结构
专用IC（ASIC）：是指为特定的用户、某种专门或特别的用途而设计的电路。 集成电路产品有以下几种设计、生产、销售模式。 1．IC制造商（IDM）自行设计，由自己的生产线加工、封装，测试后的成品芯片自行销售。 2．IC设计公司（Fabless）与标准工艺加工线（Foundry）相结合的方式。 设计公司将所设计芯片最终的物理版图交给Foundry加工制造，同样，封装测试也委托专业厂家完成，最后的成品芯片作为IC设计公司的产品而自行销售。 ? 二、芯片各个节点分工 ? 三、数字IC设计全流程 ? 四、IC Design 前端设计 ： 4.1 SPEC拟写 （1）工艺的选定 ；（2）详细feature描述 （3）模块划分、IP选型； （4）架构规划 ；（5）时钟域、时钟结构规划；（6）电源域
2.6K31发布于 2021-07-09 - 来自专栏FPGA开源工作室
IC设计分类与流程
IC设计分类与流程 ? 著名的英特尔486 DX IC(A look inside the famous Intel 486 DX IC. [CC BY 2.0]) IC设计流程是指IC设计和开发的整个过程，以便IC可以在半导体工厂制造。这包括使用复杂的设备和过程模型，以及数学工具和软件来捕获、模拟、优化和检测过程中的错误。 这些域名是: Digital IC --数字IC Analog IC-- 模拟IC RF IC --射频 IC Mixed-signal IC-- 混合IC 每个领域都有几个不同的特征，其中混合信号设计流程可能是数字 一些设计公司还签约或构建自己的脚本和工具来自动化和增强验证功能。 3 什么是数字 IC 设计？ 数字IC设计是一个过程，涉及到将规格和功能转换为数字模块，然后再转换为逻辑电路。 与数字IC设计相关的许多限制来自制造工艺和技术限制。 设计技能和独创性是数字IC设计更高阶段以及确保设计尽可能高效地满足规格的系统和过程开发的关键。
1.8K20发布于 2021-05-31 - 来自专栏全栈程序员必看
Cadence IC设计环境搭建（ IC617+MMSIM151+Calibre2015）
做IC版图设计，必不可少的环境搭建，是在Linux上进行开发，此类的安装教程网上比较少，自己也是跌跌撞撞，最终耗了一天的时间才装好呵呵呵~，期间主要参考了下面文章。 1. 知乎文章 2. 简书文章 3.EETOP文章 1. 安装需要的文件：https://pan.baidu.com/s/1O3a_c9DcCuY_sh26ySkciA 提取码：z8wq 2. 的运行环境的配置就完成了，下一节真正的开始安装Cadence IC617 七、安装IC设计软件 开始安装之前，先建立安装目录（或者直接手动直接建立安装目录，但是要注意是下面的路径）： mkdir -p 十二、配置IC设计环境（很重要） 安装license 首先获得网卡物理地址，在终端中执行下面的命令： ifconfig 如下图所示，一般就在前面几行里面是12位的，然后去掉：符号，地址为：000c29336fb8
8.6K21编辑于 2022-06-29 - 来自专栏数字芯片
数字IC设计 | 入门到放弃指南
数字IC设计技能树： 数字IC设计技能树 1.语言 主流的Verilog、VHDL Verilog语言与软件语言最大的区别就是，因为它是用于描述电路的，因此它的写法是非常固定的，因为电路的变化是非常有限的 而对于那些只想做IC设计的同学而言，SystemVerilog同样也是值得学习的。 很多顶级的IC设计公司内部都开始使用SystemVerilog进行RTL设计了。 -> Perl在IC中的应用 脚本语言：Tcl 在IC设计这个领域中，Tcl是一门非常常见的语言。可以用于描述时序和管脚约束文件，UPF信息，也可以用来搭建简单的工作平台。 慢到快、异步FIFO（FIFO深度计算）等 ->时钟切换电路（Glitch-free clock switching circuit）、异步FIFO、同步FIFO、同步和异步FIFO、FIFO深度计算 3.
3.2K33编辑于 2022-04-06 - 来自专栏摸鱼范式
数字IC设计验证-秋招指南
前言 现在距离正式九月正式秋招还有4个月，距离八月提前批还有3个月，相信不少粉丝都在盘算着为工作做准备。 自己的专业，本科院校，硕士院校都要写清楚，如果觉得自己学校名气不够但是确实是一个211/985，推荐大家直接注明9885，IC这边就是这么真实。 如果你有专利和论文，无论是不是IC、FPGA相关的，我都建议你写上，这是你能力的一个证明 在描述自己的专业技能时，使用三个关键词对掌握程度进行区分：了解，熟悉，精通。 快来加入IC交流群吧！微信QQ都有 笔试经验 笔试题有一些资料也放在QQ群了，有需要的同学加群下载就行，我就讲讲笔试的注意事项。 最后有一点一定要注意，很多同学的意向岗位是IC验证，但是公司不一定有单独的验证岗位，比如VIVO、OPPO、乐鑫有专门验证岗位，而联发科、中兴、华为只有IC开发工程师，所以在自我介绍的最后，强调自己对于
1.8K21发布于 2021-05-11 - 来自专栏数字芯片实验室
数字IC设计之APB实例解析
通过和这几个寄存器交互，设计者可以将自定义的模块挂接到基于AMBA总线的SoC系统中。 ---- APB是AMBA中相对比较简单的接口协议，用于连接低带宽，无需高性能流水线接口的外设。 APB每次传输至少需要两个周期，所有信号的转换仅在时钟的上升沿发生以便能够轻松地将APB外设集成到其他设计中。 下面是一个非状态机写法的APB slave 的verilog实例，大家可以在此基础上设计自己APB slave接口的自定义模块，将外设挂接到SoC上。 reset_n, input enable, // APB input pclk, input [ 3:
2.9K30发布于 2020-06-11 - 来自专栏全栈程序员必看
芯片设计之流水线设计-IC学习笔记（四）
文章目录 1.1 熟悉的经典MIPS五级流水线 1.2 流水线深度设置的正面意义与反面意义 1.3 选择使用流水线设计的理由 1.4 流水线的stage划分 参考文献 pipeline流水线设计是一种典型的 面积换性能的设计。 因此现代的处理器流水线极深主要是由于处理器追求高频的指标所驱使，高端的ARM Cortex-A系列由于有十几级的流水线，所以能够运行到高达2GHz的主频，而Intel的x86处理器甚至采用几十级的流水线深度将主频推到3- 参考文献 【1】芯片设计小经验–流水线设计（微信公众号：数字IC自修室） 【2】IC设计实例解析之“流水线技术” 【3】名家专栏｜你真的懂处理器流水线？ 【4】为什么CPU流水线设计的级越长，完成一条指令的速度就越快？
3.6K30编辑于 2022-09-21 - 来自专栏数字芯片实验室
数字IC中的低功耗设计技术
数字IC用于汽车、消费电子和电信等各种行业。IC，也就是所谓的芯片提供了一系列好处，包括重量轻、尺寸紧凑、成本低、可靠性高和易于更换。 根据数据，由于数字IC广泛的应用和优势，数字IC市场规模估计到2031年将超过1794.7亿美元，从2023年到2031年，年增长率为7.7%。 低功耗设计的关键技术 动态电压和频率缩放（DVFS） DVFS根据工作负载动态调整处理器的电压和频率。在低活动期间降低电压和频率可以显著节省电力。这种技术通常用于现代处理器和嵌入式系统。 电源门控需要仔细设计电源开关和控制电路，以确保模块能够快速唤醒，而不会影响整体性能。 多阈值CMOS 通过在同一电路中使用具有不同阈值电压的晶体管，多阈值CMOS实现了速度和功耗之间的平衡。 数字IC低功耗设计技术的持续创新主要是由互联世界中对能源效率日益增长的需求所驱动的。动态电源管理、新型IC架构和智能系统集成的进步正在为该行业建立新的基准，保证未来的设备既强大又节能。
46510编辑于 2024-07-12 - 来自专栏FPGA探索者
vivo数字IC设计芯片设计笔试题解析（1）
是高阈值电压晶体管（High Voltage Threshold），在供电电压一定的情况下，高阈值的晶体管开启的慢，相应的降低了数据的翻转率，降低动态功耗；并且高阈值晶体管还降低了漏电流，降低静态功耗； 参考：数字IC 160个； 简便计算： 数据量 * （1 - 读时钟频率 / 写时钟频率） 800 * （1-80MHz/100MHz）=800*（1-4/5）=800*1/5=160 参考：FIFO深度计算总结 数字IC 在RTL设计阶段，降低功耗的常用设计方法是 A 门级电路的功耗优化 B 门控时钟 C 降低电路漏电流 D 多阈值电压 答案：A 解析： 以上都是低功耗方法，但是注意题目要求是在“RTL设计阶段”，所以是 B，在代码设计时插入门控时钟。 RTL级：门控时钟（对时钟的使能），信号使能（对数据的使能），流水线，状态机编码（格雷码、独热码编码）等； 数字IC笔试题（7）——低功耗设计【静态功耗】【动态功耗】 13.
2.5K30编辑于 2022-04-04 - 来自专栏数字芯片
数字IC设计经典笔试题之【FPGA基础】
3：附加约束的作用？ ）3：指定FPGA/CPLD的电气标准和引脚位置。 语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM,这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可 10：IC 设计前端也称逻辑设计，后端设计也称物理设计，两者并没有严格的界限，一般涉及到与工艺有关的设计就是后端设计。 a：规格制定：客户向芯片设计公司提出设计要求。 b：详细设计：芯片设计公司（Fabless）根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。
1.8K10发布于 2020-07-20 - 来自专栏ICSOC.TECH
IC设计中值得解决的小问题（六）
同步 SharePoint 到本地文件夹 办公软件日趋正版化的现在，不少中小型 IC 设计企业都部署了微软的 SharePoint，这对于多地办公、居家办公来说是个不错的解决方案。 虽然是针对软件开发者的，不过感觉也适合于 IC 行业，毕竟软件、集成电路常常被一块儿提及。书中涉及求职、面试的章节，感觉作者讲得还是很有见地的。三四月份跳槽季，正是阅读好时机。
1K20编辑于 2022-03-28 - 来自专栏ICSOC.TECH
IC设计中值得解决的小问题（三）
把重要邮件拖到日历或者任务图标上，方便快捷的创建日程和任务 未处理的邮件放在收件箱，可以起到提醒的作用，处理完毕后及时移动到对应文件夹或删除 使用高级搜索找到特定的历史邮件 MS Word 表格中首字母大写的问题 IC 设计工作中，撰写文档是非常重要的一项工作。 微软 Office 无疑是标准文档格式之一，很多 IC 公司的 Design Spec 基本都是 Word 格式。Word 默认是会自动进行校对并自动更正的，例如在表格中的首字母会自动大写。
1.2K10发布于 2021-11-12 - 来自专栏数字芯片
数字IC设计经典笔试题之【verilog篇】
系统级，算法级，RTL级(行为级)，门级，开关级 2：设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零。 a.画出fsm（有限状态机） b.用verilog编程，语法要符合FPGA设计的要求 c.设计工程中可使用的工具及设计大致过程？ 设计过程： a、首先确定输入输出，A=1表示投入10分，B=1表示投入5分，Y=1表示弹出饮料，Z=1表示找零。 b、确定电路的状态，S0表示没有进行投币，S1表示已经有5分硬币。 begin clk_out <=0; end else begin clk_out <=~ clk_out; end end endmodule 现实工程设计中一般不采用这样的方式来设计 4：用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢？
3K20发布于 2020-07-20 - 来自专栏ICSOC.TECH
IC设计中值得解决的小问题（二）
如何删除类似.nfs000xxxx的文件 IC 设计一般来说都是在 Linux 服务器上完成的，频繁的启动、结束 EDA 工具，生成、删除临时数据，难免会出现类似 .nfs000xxx 的文件。 nfs000000001fce9bc00000xxx 得到 COMMAND PID USER FD TYPE DEVICE SIZE/OFF NODE NAME vim 7907 icsoc 3u 如何批量结束计算集群中的任务 目前许多 IC 公司的计算集群都是 LSF 管理的。如何结束批量运行的 EDA 任务？
56810发布于 2021-11-12 - 来自专栏ICSOC.TECH
IC设计中值得解决的小问题（一）
数字前端设计流程中，.lib 后缀的文件通常是 Synopsys Liberty 文件。这是一种描述单元时序、功耗等参数的文本文件。平时难免需要用文本工具去查看其中的内容。
1.4K40发布于 2021-08-18 - 来自专栏ICSOC.TECH
IC设计中值得解决的小问题（五）
这一期主要分享几个 Windows 的使用小技巧，感觉对于平时的 IC 设计工作也挺有帮助。 在右键菜单中增加用 gVim 打开的选项 在 IC 设计企业中，通常 Linux 服务器是不直接连接互联网的。 言归正传，在日常的 IC 研发中，难免在 Windows 平台上写个脚本处理下各种 Office 文档。执行命令除了鼠标点击，更高效的无疑就是键盘输入命令。
1.2K10编辑于 2022-01-18
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号