- 综合排序
- 最热优先
- 最新优先
- 来自专栏数字芯片
IC设计基础 | 数字IC设计经典笔试题
本文总结了数字IC设计公司的经典笔试题目-IC设计基础知识 引言 近年来，国内的IC设计公司逐渐增多，IC公司对人才的要求也不断提高，不仅反映在对相关项目经验的要求，更体现在专业笔试题目难度的增加和广度的延伸 为参加数字IC设计公司的笔试做准备，我们需要提前熟悉那些在笔试中出现的经典题目。 IC设计基础 1.什么是同步逻辑和异步逻辑？ 同步逻辑是时钟之间有固定的因果关系。 10.寄生效应在IC设计中怎样加以克服和利用? 所谓寄生效应就是那些溜进你的PCB并在电路中大施破坏、令人头痛、原因不明的小故障。它们就是渗入高速电路中隐藏的寄生电容和寄生电感。 14.IC设计中同步复位与异步复位的区别？ 同步复位在时钟沿变化时，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。 每节课短短几分钟十几分钟，短小精悍，课程文档也写得很清楚，而且可以试听部分课程，推荐给验证方向的同学们~ 适用人群 在校大学生 在职数字IC设计和验证人员 跨行业转数字验证人员授课导师： 程序员Marshall
2K20编辑于 2022-09-19 - 来自专栏数字芯片
数字IC设计经典笔试题之【IC设计基础】
摘要 本文搜集了近年来数字IC设计公司的经典笔试题目，IC设计基础知识。 引言 近年来，国内的IC设计公司逐渐增多，IC公司对人才的要求也不断提高，不仅反映在对相关项目经验的要求，更体现在专业笔试题目难度的增加和广度的延伸。 为参加数字IC设计公司的笔试做准备，我们需要提前熟悉那些在笔试中出现的经典题目。 IC设计基础 1：什么是同步逻辑和异步逻辑？ 同步逻辑是时钟之间有固定的因果关系。 10：寄生效应在IC设计中怎样加以克服和利用（这是我的理解，原题好像是说，IC设计过 程中将寄生效应的怎样反馈影响设计师的设计方案）？ 14：IC设计中同步复位与异步复位的区别？ 同步复位在时钟沿变化时，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。
1.8K10发布于 2020-07-20 - 来自专栏数字芯片实验室
模拟IC设计简介
集成电路 （IC） 自 1950 年代后期推出以来一直统治着电子行业。所有迹象都表明，这些小黑匣子将继续主导市场，尤其是模拟IC设计，多年来变得越来越重要。 尽管如此，当大多数人想到IC时，他们会想到计算机处理器或微控制器等数字电路。本文会纠正这一点。我们将回顾模拟IC的性质，介绍这些电路的一些应用领域，最后研究设计它们的特殊要求和设计挑战。 什么是模拟IC？ 在讨论模拟IC设计之前，我们需要定义“模拟 analog”。 模拟信号在时间上是连续的，并且具有无限范围的值。自然界中发现的所有信号，从声波到脑电波，都是模拟的。 模拟IC是一种集成电路，用于产生或放大模拟信号，而不是数字信号。 模拟IC的应用 现在我们知道了什么是模拟IC，图2显示了它们的使用领域。 图2.模拟电子学的应用。 如您所见，模拟IC具有多种应用。 模拟IC设计要求 当工程师设计数字电路时，他们主要关心两个设计特征：功耗和处理速度。这两个变量通常相互对抗，设计人员必须在两者之间找到最佳平衡点，以适应其特定应用。
82410编辑于 2024-04-01 - 来自专栏摸鱼范式
【白嫖IC设计课程】数字IC_FPGA设计入门
作者简介 杨宇翔 2006年成都电子科技大学毕业；数字电路前端设计从业14年；前Verisilicon Senior Staff Engineer；主要做视频IP设计（H.264/H.265编解码器设计 ，JPEG编解码器设计），神经网络CNN加速器IP设计。 数字IC/FPGA设计架构课 https://ke.qq.com/course/3293846 第一讲免费 ? 数字IC_FPGA设计入门 免费慕课 https://www.iccollege.cn/portal/courseDetail/376.mooc ?
2K20发布于 2021-04-07 - 来自专栏FPGA探索者
数字IC设计知识结构
1．IC制造商（IDM）自行设计，由自己的生产线加工、封装，测试后的成品芯片自行销售。 2．IC设计公司（Fabless）与标准工艺加工线（Foundry）相结合的方式。 三、数字IC设计全流程 ? 四、IC Design 前端设计 ： 4.1 SPEC拟写 （1）工艺的选定 ；（2）详细feature描述 （3）模块划分、IP选型； （4）架构规划 ；（5）时钟域、时钟结构规划；（6）电源域 涉及到的时序分析路径有:寄存器到寄存器：Reg2Reg；寄存器到输出引脚：Reg2Pin； 输入引脚到寄存器：Pin2Reg；输入引脚到输出引脚：Pin2Pin. 此外，在芯片设计中我们还会经常见到reg2mem和mem2reg 时序违例报告。
2.7K31发布于 2021-07-09 - 来自专栏FPGA开源工作室
IC设计分类与流程
IC设计分类与流程 ? 著名的英特尔486 DX IC(A look inside the famous Intel 486 DX IC. [CC BY 2.0]) IC设计流程是指IC设计和开发的整个过程，以便IC可以在半导体工厂制造。这包括使用复杂的设备和过程模型，以及数学工具和软件来捕获、模拟、优化和检测过程中的错误。 2 关于 PDKs (工艺设计工具包)和 EDA 工具的注意事项 不同领域的设计流程差异可以而且通常从早期的概念阶段一直延伸到生产。 与数字IC设计相关的许多限制来自制造工艺和技术限制。 设计技能和独创性是数字IC设计更高阶段以及确保设计尽可能高效地满足规格的系统和过程开发的关键。 如果成功，结果是一个输出文件，如 GDSII (GDS2) ，制造厂商使用内部软件和工艺来制造IC，tape-out 级。在某些情况下，代工厂发现设计中的问题，然后需要由设计团队进行纠正和确认。 ?
1.9K20发布于 2021-05-31 - 来自专栏全栈程序员必看
Cadence IC设计环境搭建（ IC617+MMSIM151+Calibre2015）
做IC版图设计，必不可少的环境搭建，是在Linux上进行开发，此类的安装教程网上比较少，自己也是跌跌撞撞，最终耗了一天的时间才装好呵呵呵~，期间主要参考了下面文章。 1. 知乎文章 2. ASSRUA04.15的安装：Cadence IC617——后端验证工具ASSURA04.15-617安装教程_九尾1874的博客-CSDN博客_assura安装 2. Use cdb2oa to convert your data from CDB to OA：IC617：use cdb2oa to convert your data from CDB to OA_九尾 的运行环境的配置就完成了，下一节真正的开始安装Cadence IC617 七、安装IC设计软件 开始安装之前，先建立安装目录（或者直接手动直接建立安装目录，但是要注意是下面的路径）： mkdir -p 十二、配置IC设计环境（很重要） 安装license 首先获得网卡物理地址，在终端中执行下面的命令： ifconfig 如下图所示，一般就在前面几行里面是12位的，然后去掉：符号，地址为：000c29336fb8
9K21编辑于 2022-06-29 - 来自专栏摸鱼范式
数字IC设计验证-秋招指南
需要知道异步FIFO的设计思路和整体结构，能写出关键部分的代码，然后如何生成FIFO的空满信号，接近空接近满如何生成，假空假满为什么会产生，产生了有什么影响么，如何设计一个深度不是2的幂的FIFO，根据两边的读写速率和间隔计算 这里我推荐大家报名路科验证的V2pro，三个月刚好可以完成UVM的学习，对UVM的整理哲学有一个清楚的认知。V2pro对比原来的V2还增加了新的虚拟项目，进一步加强个人的竞争力。 真诚地推荐大家通过V2pro学习入门验证。 SV基础 与设计不同，验证几乎100%使用SV作为编程语言，需要对SV足够熟悉。 快来加入IC交流群吧！微信QQ都有 笔试经验 笔试题有一些资料也放在QQ群了，有需要的同学加群下载就行，我就讲讲笔试的注意事项。 最后有一点一定要注意，很多同学的意向岗位是IC验证，但是公司不一定有单独的验证岗位，比如VIVO、OPPO、乐鑫有专门验证岗位，而联发科、中兴、华为只有IC开发工程师，所以在自我介绍的最后，强调自己对于
1.9K21发布于 2021-05-11 - 来自专栏数字芯片
数字IC设计 | 入门到放弃指南
数字IC设计技能树： 数字IC设计技能树 1.语言 主流的Verilog、VHDL Verilog语言与软件语言最大的区别就是，因为它是用于描述电路的，因此它的写法是非常固定的，因为电路的变化是非常有限的 而对于那些只想做IC设计的同学而言，SystemVerilog同样也是值得学习的。 很多顶级的IC设计公司内部都开始使用SystemVerilog进行RTL设计了。 -> Perl在IC中的应用 脚本语言：Tcl 在IC设计这个领域中，Tcl是一门非常常见的语言。可以用于描述时序和管脚约束文件，UPF信息，也可以用来搭建简单的工作平台。 等； -> AMBA总线 高低速接口 PCIE、DMA、DDR、USB、UART、SPI、I2C、MIPI等 -> 总线接口 低功耗设计 动态功耗、静态功耗、常见低功耗设计方法 -> 低功耗设计 静态时序分析
3.5K33编辑于 2022-04-06 - 来自专栏数字芯片实验室
数字IC设计之APB实例解析
通过和这几个寄存器交互，设计者可以将自定义的模块挂接到基于AMBA总线的SoC系统中。 ---- APB是AMBA中相对比较简单的接口协议，用于连接低带宽，无需高性能流水线接口的外设。 许多APB外设都是慢速器件，例如UART、I2C等。一般SoC都是通过它们的寄存器进行访问。 APB每次传输至少需要两个周期，所有信号的转换仅在时钟的上升沿发生以便能够轻松地将APB外设集成到其他设计中。 下面是一个非状态机写法的APB slave 的verilog实例，大家可以在此基础上设计自己APB slave接口的自定义模块，将外设挂接到SoC上。
3K30发布于 2020-06-11 - 来自专栏全栈程序员必看
芯片设计之流水线设计-IC学习笔记（四）
文章目录 1.1 熟悉的经典MIPS五级流水线 1.2 流水线深度设置的正面意义与反面意义 1.3 选择使用流水线设计的理由 1.4 流水线的stage划分 参考文献 pipeline流水线设计是一种典型的 面积换性能的设计。 因此现代的处理器流水线极深主要是由于处理器追求高频的指标所驱使，高端的ARM Cortex-A系列由于有十几级的流水线，所以能够运行到高达2GHz的主频，而Intel的x86处理器甚至采用几十级的流水线深度将主频推到 I/O 瓶颈，比如某个运算需要输入 8 个数据，而 memroy 只能同时提供 2 个数据，如果通过适当划分运算步骤，使用流水线反而会减少面积。 参考文献 【1】芯片设计小经验–流水线设计（微信公众号：数字IC自修室） 【2】IC设计实例解析之“流水线技术” 【3】名家专栏｜你真的懂处理器流水线？
3.7K30编辑于 2022-09-21 - 来自专栏数字芯片实验室
数字IC中的低功耗设计技术
数字IC用于汽车、消费电子和电信等各种行业。IC，也就是所谓的芯片提供了一系列好处，包括重量轻、尺寸紧凑、成本低、可靠性高和易于更换。 根据数据，由于数字IC广泛的应用和优势，数字IC市场规模估计到2031年将超过1794.7亿美元，从2023年到2031年，年增长率为7.7%。 低功耗设计的关键技术 动态电压和频率缩放（DVFS） DVFS根据工作负载动态调整处理器的电压和频率。在低活动期间降低电压和频率可以显著节省电力。这种技术通常用于现代处理器和嵌入式系统。 电源门控需要仔细设计电源开关和控制电路，以确保模块能够快速唤醒，而不会影响整体性能。 多阈值CMOS 通过在同一电路中使用具有不同阈值电压的晶体管，多阈值CMOS实现了速度和功耗之间的平衡。 数字IC低功耗设计技术的持续创新主要是由互联世界中对能源效率日益增长的需求所驱动的。动态电源管理、新型IC架构和智能系统集成的进步正在为该行业建立新的基准，保证未来的设备既强大又节能。
53910编辑于 2024-07-12 - 来自专栏ExASIC
【从零开始数字IC设计】002 认识常用的门级电路（NAND2）
先来看看二输入与非门（NAND2） 分析电路，输入IN1和IN2共有四种情况： IN1=0且IN2=0时，n1和n2截止，p1和p2导通，OUT输出1 IN1=0且IN2=1时， n1和n2只有一个导通 （n1截止，n2导通），n1和n2为串联方式，有一个截止则截止 p1和p2有一个导通（p1导通，p2截止），n1和n2为并联方式，有一个导通则导通 综合上，OUT输出1 IN1=1且IN2=0时，与“IN1 =0且IN2=1”类似，OUT输出1 IN1=1且IN2=1时，n1和n2导通，p1和p2截止，OUT输出0 总结得到如下真值表： IN1 IN2 OUT 0 0 1 0 1 1 1 0 1 1 1 0 这样我们也可以轻松看出IN1、IN2和TEMP的关系。 (IN1 && IN2); endmodule
6.1K31编辑于 2022-06-21 - 来自专栏FPGA探索者
vivo数字IC设计芯片设计笔试题解析（1）
是高阈值电压晶体管（High Voltage Threshold），在供电电压一定的情况下，高阈值的晶体管开启的慢，相应的降低了数据的翻转率，降低动态功耗；并且高阈值晶体管还降低了漏电流，降低静态功耗； 参考：数字IC 160个； 简便计算： 数据量 * （1 - 读时钟频率 / 写时钟频率） 800 * （1-80MHz/100MHz）=800*（1-4/5）=800*1/5=160 参考：FIFO深度计算总结 数字IC 在RTL设计阶段，降低功耗的常用设计方法是 A 门级电路的功耗优化 B 门控时钟 C 降低电路漏电流 D 多阈值电压 答案：A 解析： 以上都是低功耗方法，但是注意题目要求是在“RTL设计阶段”，所以是 B，在代码设计时插入门控时钟。 RTL级：门控时钟（对时钟的使能），信号使能（对数据的使能），流水线，状态机编码（格雷码、独热码编码）等； 数字IC笔试题（7）——低功耗设计【静态功耗】【动态功耗】 13.
2.7K30编辑于 2022-04-04 - 来自专栏数字芯片
数字IC设计经典笔试题之【FPGA基础】
注意，流水线设计会在原数据通路上加入延时，另外硬件面积也会稍有增加。 2：时序约束的概念和基本策略？ 时序约束主要包括周期约束，偏移约束，静态时序路径约束三种。 提高设计的工作频率（减少了逻辑和布线延时）；2：获得正确的时序分析报告；（静态时序分析工具以约束作为判断时序是否满足设计要求的标准，因此要求设计者正确输入约束，以便静态时序分析工具可以正确的输出时序报告 高速串行IO的应用，也丰富了FPGA的应用范围，象xilinx的v2pro中的高速链路也逐渐被应用。 5：FPGA芯片内有哪两种存储器资源？ 语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM,这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可 10：IC 设计前端也称逻辑设计，后端设计也称物理设计，两者并没有严格的界限，一般涉及到与工艺有关的设计就是后端设计。 a：规格制定：客户向芯片设计公司提出设计要求。
1.9K10发布于 2020-07-20 - 来自专栏数字芯片
数字IC设计经典笔试题之【verilog篇】
系统级，算法级，RTL级(行为级)，门级，开关级 2：设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零。 a.画出fsm（有限状态机） b.用verilog编程，语法要符合FPGA设计的要求 c.设计工程中可使用的工具及设计大致过程？ 4：用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢？ module counter7(clk,rst,load,data,cout); input clk,rst,load; input [2:0] data; output reg [2:0] cout; reset_n ) div2 <= 1'b0; else if ( count == 3'b100 ) div2 <= ~ div2; end assign clkout
3.1K20发布于 2020-07-20 - 来自专栏ICSOC.TECH
IC设计中值得解决的小问题（二）
如何删除类似.nfs000xxxx的文件 IC 设计一般来说都是在 Linux 服务器上完成的，频繁的启动、结束 EDA 工具，生成、删除临时数据，难免会出现类似 .nfs000xxx 的文件。 如何批量结束计算集群中的任务 目前许多 IC 公司的计算集群都是 LSF 管理的。如何结束批量运行的 EDA 任务？ Job Name <MetaServer-p223414.jbfd1b457110e2c5b.0001> 根据这个规律，就可以用通配符把所有的 Slave 进程都找出来，一起结束掉。 bkill -J "MetaServer-p223414.jbfd1b457110e2c5b.*" 如果别的 EDA 工具不像 PT 这么友好帮助我们统一命名 Job Name，我们也可以使用下列的选项指定有规律的
62710发布于 2021-11-12 - 来自专栏ICSOC.TECH
IC设计中值得解决的小问题（六）
同步 SharePoint 到本地文件夹 办公软件日趋正版化的现在，不少中小型 IC 设计企业都部署了微软的 SharePoint，这对于多地办公、居家办公来说是个不错的解决方案。 微软全家桶还是蛮香的：） 最近朋友圈有人推荐了一本《软技能2》。虽然是针对软件开发者的，不过感觉也适合于 IC 行业，毕竟软件、集成电路常常被一块儿提及。
1.2K20编辑于 2022-03-28 - 来自专栏ICSOC.TECH
IC设计中值得解决的小问题（三）
把重要邮件拖到日历或者任务图标上，方便快捷的创建日程和任务 未处理的邮件放在收件箱，可以起到提醒的作用，处理完毕后及时移动到对应文件夹或删除 使用高级搜索找到特定的历史邮件 MS Word 表格中首字母大写的问题 IC 设计工作中，撰写文档是非常重要的一项工作。 微软 Office 无疑是标准文档格式之一，很多 IC 公司的 Design Spec 基本都是 Word 格式。Word 默认是会自动进行校对并自动更正的，例如在表格中的首字母会自动大写。
1.4K10发布于 2021-11-12 - 来自专栏防止网络攻击
栅极驱动 IC 自举电路的设计与应用
自举式电源是一种使用最为广泛的，给高压栅极驱动集成电路 (IC) 的高端栅极驱动电路供电的方法。这种自举式电源技术具有简单，且低成本的优点。 高电压栅极驱动 IC 通过独特的电平转换设计差分开。为了保持高效率和可管理的功耗，电平转换电路在主开关导通期间，不能吸收任何电流。对于这种情况，我们经常使用脉冲式锁存电平转换器，如图 1所示。 当 VS 降低到 IC 电源电压 VDD 或下拉至地时 （低端开关导通，高端开关关断），电源 VDD 通过自举电阻， RBOOT，和自举二极管， DBOOT，对自举电容CBOOT，进行充电，如图 2 所示 在这种情况下，电感 LS1 和 LS2 会将 VS 压低到 COM 以下，甚至如上所述的位置或正常稳态。 栅极电阻设计流程 输出晶体管的开关速度受导通和关断栅极电阻的控制，这些电阻控制了栅极驱动器的导通和关断电流。
1.1K10编辑于 2024-01-03
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号