- 综合排序
- 最热优先
- 最新优先
内存芯片测试:DDR4-LPDDR44X-LPDDR55X芯片测试夹具治具
芯片出厂前的测试环节直接决定产品可靠性，而测试座、治具的适配性是保障测试精度与效率的核心。 测试座与测试治具适配方案（谷易电子案例）测试座与治具的结构设计、材质选择直接影响测试精度与效率，谷易电子针对三种芯片的特性，提供了差异化的定制方案，兼顾量产效率与测试可靠性。1. 测试治具采用模块化设计，支持有球/无球芯片测试，集成低功耗供电模块，可精准模拟移动设备的电压波动（±10%）。 LPDDR5/5X芯片测试座与治具应对LPDDR5/5X的高频、宽温域需求，谷易电子推出高精度旋钮翻盖式测试座与车规级双扣式测试座两大方案。 针对LPDDR5X的高频特性，治具采用分层屏蔽设计（屏蔽效能≥80dB@10GHz），有效抑制串扰与信号反射。
2.2K10编辑于 2026-01-21- 来自专栏集成电路IC测试座案例合计
DDR存储芯片的种类、封装测试与芯片老化座、测试夹具治具应用
DDR5：288针，缺口偏左，物理接口与DDR4不兼容，引入PMIC集成设计，单条容量达128GB。三、DDR存储芯片的测试方法与关键技术 1. 高频与宽温域支持：27GHz高频测试座（如BGA16pin）用于5G基带芯片测试，单日产能10万颗；宽温域老化座集成热电偶，实时监控结温，支持-55℃~175℃环境下的稳定性验证。 DDR芯片老化座与夹具治具多场景适配：GDDR测试治具支持10GHz高频颗粒，可同时测试4颗芯片，冷却系统确保稳定性；DDR芯片测试夹具（如HMILU-DDR96pin）采用合金翻盖设计，支持0.8mm 全流程测试支持从设计到量产：芯片测试座覆盖晶圆级测试（飞针扫描）、封装后测试（功能/性能验证）及老化测试筛选，支持JEDEC JESD79-5C（DDR5）等标准。 定制化服务：根据客户主板布局设计治具，如针对DDR5的288针接口优化探针排列，确保信号传输延迟＜0.5ps。
2.9K10编辑于 2025-07-30 - 来自专栏集成电路IC测试座案例合计
鸿怡IC芯片测试老化耗材工程师：了解芯片测试座、测试夹具、测试治具
一、概念辨析：芯片测试座、夹具、治具的定位与差异在芯片测试体系中，测试座、夹具、治具是 “核心接触 - 定位固定 - 功能实现” 的三级支撑体系，三者功能互补但定位不同，共同保障测试的精度、效率与可靠性 鸿怡电子典型应用工业芯片温老化治具：鸿怡为工业功率芯片（IGBT）设计的 “175℃高温老化治具”，集成测试座、加热模块、温度控制系统，可同时老化 32 颗芯片，老化过程中实时监测芯片漏电流，筛选出早期失效品 ，芯片长期可靠性提升 20%；医疗芯片高压耐压治具：针对医疗设备中的电源管理芯片，鸿怡定制高压隔离治具（隔离电压 1000V），集成过压保护功能，在 500V 耐压测试中，测试座接触阻抗稳定＜5mΩ，确保耐压测试精度 三、三者协同应用：不同领域的测试体系搭建芯片测试的精准与高效，依赖测试座、夹具、治具的深度协同。 芯片测试座、夹具、治具是芯片测试体系中不可或缺的三大核心器件，其中测试座是 “接触核心”，夹具是 “定位基础”，治具是 “功能延伸”。三者的协同配合，直接决定芯片测试的精度、效率与可靠性。
1.1K11编辑于 2025-11-05 - 来自专栏机械之心
如何制作PCBA测试架与治具？
a、ICT测试治具：主要包含电路板的通断、电压和电流数值及波动曲线、振幅、噪音等；b、FCT测试治具：FCT测试需要进行IC程序烧录，对整个PCBA板的功能进行模拟测试，发现硬件和软件中存在的问题，并配备必要的生产治具和测试架 根据测试产品及客户的测试要求选择最合适的治具控制方式进行设计，设计出压板、载板等模块；b. 治具的压板或者载板在设计时位置一定要精确，不能让产品在测试时被压坏；c. 测试治具的定位要准确，连接器对接要顺畅；d. 测试治具都会设计一个盒子，把测试产品置于盒子内，在治具设计时一定要保持盒子的充足空间，盒内的布局一定要合理；e. 测试治具预留的接口位置应准确、足够且布局合理。4. PCBA测试治具接线要求a. 开线口需要开出2mm内，先将电线的开线口加锡及测试锡线位加锡；b. 焊好的电线不能有摆动及松动现象；c. 5、PCBA测试方法PCBA测试架一般也指FCT功能测试架，需要可提供PCBA板的测试点、测试点之间的标准电压或者电流值、允许误差范围，测试步骤等描述文档。下图即为测试点文档举例。
2.5K20编辑于 2023-04-24 - 来自专栏集成电路IC测试座案例合计
液冷赋能下AI芯片模块老化测试的技术突破与适配测试治具实践
三、鸿怡电子水冷测试治具：精准适配AI芯片老化测试的技术实践针对AI芯片/模块老化测试的核心需求，鸿怡电子研发的AI芯片/模块水冷测试治具，通过针对性的结构设计和功能集成，实现了对BGA4000+pin 通过在治具测试接口处设置多组定位销和识别标记，与芯片封装上的基准点精准匹配，实现芯片的快速定位和防呆防错。 （二）ESD设计：保障测试过程芯片安全AI芯片的精密电路对静电极为敏感，ESD（静电放电）防护是测试治具的核心安全设计。 同时，治具预留标准化自动化接口，可无缝对接自动化测试系统，实现芯片上料、定位、测试、下料的全流程自动化。 在AI芯片功率密度持续攀升、封装集成度不断提高的背景下，液冷技术与高精度测试治具的结合，已成为破解老化测试难题的核心路径。
52410编辑于 2026-01-07 - 来自专栏CSharp编程
一款ICTFCTATE治具夹具的测试软件
——让您的产品测试更高效、更智能在电子制造行业，测试环节决定了品质与效率。 无论是 ICT 在线测试（In-Circuit Test）、FCT 功能测试（Function Test），还是 ATE 自动化测试（Automatic Test Equipment），传统的治具+软件方案往往存在以下痛点 ： 定制性差：不同产品需要重复开发，周期长、成本高 扩展性弱：协议繁多、接口复杂，缺乏统一的测试平台 效率低下：人工干预过多，数据难以追溯和分析 我们推出的 通用测试上位机 + 专业治具解决方案，正是为了解决这些行业痛点而生 高效治具设计 提供 ICT 探针治具、FCT 功能治具、ATE 自动化测试工装 支持 烧录、通讯、电源、信号、模拟/数字 IO 测试 自动化接口，减少人工操作 3. ✅ 一套平台，覆盖多类测试需求 ✅ 软件+治具一体化交付，缩短项目周期 ✅ 可根据客户需求定制，真正做到快速适配 ✅ 售后支持到位，助力产线稳定运行
1.3K00编辑于 2025-08-31 - 来自专栏集成电路IC测试座案例合计
全面解析DDR5内存颗粒的技术革新：DDR5内存测试治具的特点
DDR5内存颗粒概述 根据鸿怡电子IC测试座工程师介绍：DDR5（Double Data Rate 5 Synchronous Dynamic Random Access Memory）是第五代同步动态随机存取内存 DDR5内存颗粒在这方面展现出卓越的扩展能力。根据鸿怡电子IC测试座工程师介绍：与DDR4相比，DDR5内存颗粒支持更高的单颗容量，最大单条内存模组容量可以达到128GB甚至更高。 在使用DDR5内存测试治具对DDR5-10600、DDR5-9000 CL38和DDR5-7800 CL36 CAMM2超频内存进行测试时，需要符合以下测试要求，并了解该测试治具有哪些优势： 测试要求 ANDK DDR5内存测试治具的优势 高精度测试： ANDK治具有高精度的测试探针，可以捕捉到微小的电气信号变化，确保测试结果的准确性。 先进的测试算法和自动化测试流程，减少人为误差。 根据鸿怡电子IC测试座工程师介绍：使用ANDK的DDR5内存测试治具进行DDR5超频内存测试，不仅能够确保测试的全面性和精确性，还能通过高效的自动化流程和强大的数据分析功能，为工程师提供可靠的测试结果和优化建议
3.4K00编辑于 2024-12-23 PCBA测试治具分类、结构设计、工艺流程和上位机开发
一、PCBA测试治具的原理PCBA测试治具的核心作用是对电路板实现快速、可靠、可重复的电气连接，配合测试设备或上位机软件对其进行功能性测试、ICT测试、FCT测试等。 二、PCBA测试治具的分类类型简介应用ICT（In-Circuit Test）治具使用探针对PCB各测试点通断、电压、电流进行测试，检测元器件安装和电气连接正确性。批量生产阶段，适用于标准电路板。 多功能复合治具集成ICT + FCT + 烧录等功能，减少更换治具的时间。自动化产线，大批量生产场景。三、PCBA测试治具的设计要点1. 保护电路：增加TVS、光耦、隔离芯片保护上位机。 接口标准化：如USB、UART、CAN、SPI、I2C等常用通信接口应布局清晰。 3. 插针装配并焊接连接线至控制板或测试接口。 4. 电路集成将探针引线接至继电器板、控制板、串口转接板或上位机接口卡。5. 调试验证上电、压板测试、信号采集、软件联调，确认功能正常后交付使用。
2.7K10编辑于 2025-07-29- 来自专栏集成电路IC测试座案例合计
大阵列排布1000~15000+Pin芯片测试:芯片测试座结构设计及场景化应用
常规通用测试治具已无法适配其严苛测试需求，定制化、高精度、高稳定性的专用测试座成为大阵列芯片研发验证、量产分选的核心载体。 ，常规测试治具无法满足高密度适配需求。 相较于普通芯片低速信号测试，大阵列芯片高速测试需全程管控信号完整性，杜绝测试治具引入的二次信号损耗，保障测试数据与芯片真实工作状态一致。3. 五、工程应用案例：鸿怡电子大阵列芯片测试座落地方案鸿怡电子深耕高端大阵列芯片测试治具领域，针对AI算力芯片、服务器CPU、超高Pin阵列芯片的测试痛点，研发出适配研发调试与量产测试的全系列大阵列测试座方案 ，有效解决了超高Pin密度、超高速、大电流高功耗芯片的测试难题，为高端算力芯片的可靠性验证、量产品质管控提供核心治具支撑。
47610编辑于 2026-06-01 - 来自专栏集成电路IC测试座案例合计
英伟达H100算力卡核心测试治具：架构解析与高精度验证实践
英伟达H100算力卡核心测试治具：架构解析与高精度验证实践 英伟达H100 GPU作为当前AI算力领域的标杆产品，凭借其Hopper架构与HBM3高带宽显存，在超大规模模型训练、推理加速及科学计算等场景中展现了革命性性能 本文将围绕H100的核心架构、测试技术难点及国产测试解决方案（如鸿怡电子测试治具）展开深度解析，探讨其在严苛环境下的验证逻辑与产业化应用价值。一、H100算力卡核心架构与工作原理 1. 四、H100算力卡测试治具的关键应用 以鸿怡电子为代表的显卡测试治具解决方案，在H100算力卡核心验证中凸显以下技术优势： 1. 技术演进方向 HBM3e适配：下一代H200显存带宽提升至4.8TB/s，测试治具需支持更高频率信号采集。 三维堆叠测试：针对3D IC封装，开发垂直探针阵列，攻克TSV互连缺陷检测难题。 英伟达H100通过架构创新与高精度测试验证，奠定了其在AI算力领域的统治地位。国产测试治具厂商如鸿怡电子，凭借宽温域兼容性与智能化测试集成，正逐步突破高端GPU验证的技术壁垒。
2.5K00编辑于 2025-03-25 - 来自专栏点云PCL
MEMS IMU 校准算法
有些MEMS IMU芯片在高频激振下，频率特性会出现异常，对于旋翼无人机等容易出现高频振动的应用场所，一般要做下振动特性的测试，如果IMU出现异常频率特性，可以考虑加减震装置。 应力主要来源于：PCB板对IMU芯片施加的应力，温控装置对IMU芯片施加的应力。如果IMU bias受应力影响太敏感，也会影响零飘估计误差，从而影响融合效果。 5 基于优化的配准方法 在IMU收到外部冲击时（几十个G的量级），会有概率性的造成IMU卡死，或者bias改变，一般也要测试下。 十二面体校准步骤： 1.将IMU固定在三轴正交的立方体（治具）上; 2.将治具一面放置在校准面上，静置，采集一段时间数据； 3.将治具原地旋转180度，静置，采集一段时间数据； 4.将两次采集到的数据求平均 ，作为一次测量值； 5.重复步骤2～3，测量其它五个面数据 acc校准算法实现： 根据式（3-1）可以得到acc测量模型： Gyro校准算法 gyro校准算法与加计校准思想是一样的，具体实现稍有不同，当
4.7K30发布于 2021-04-13 - 来自专栏芯智讯
英伟达将推AI PC芯片：整合Cortex-X5 CPU及Blackwell GPU内核
5月29日消息，据The register报道，近日业内有传言称，英伟达（Nvidia）正准备推出一款将下一代 Arm Cortex CPU内核与其 Blackwell GPU内核相结合的芯片，主要面向 据悉，这家 GPU 巨头正在准备一款SoC，计划将Arm最新的超大核Cortex-X5 核心与其最近推出的 Blackwell 架构的 GPU IP相结合。 然而，对于针对PC的Arm SoC来说，Blackwell GPU似乎是一个奇怪的选择，因为它是英伟达目前最新的高性能GPU设计。 今年早些时候，Moor Insights&Strategy首席执行官Patrick Moorhead在与Arm的简报后披露了Cortex-X5的早期细节。 总结来看，英伟达确实有可能会推出面向Windows on Arm设备的PC芯片，但是该芯片最快恐怕也要等到明年才会出现。 编辑：芯智讯-浪客剑
38710编辑于 2024-06-07 - 来自专栏集成电路IC测试座案例合计
DRAM、SRAM、NAND、DIMM、LOGIC-DDR存储芯片测试座解决方案
技术演进：DDR4支持1.2V电压，DDR5引入400MHz基频、PAM4调制，单颗芯片容量达16Gb。 2. 5. LOGIC芯片（内存控制器/PHY）核心特点：负责DRAM时序控制、信号调理和协议转换。例如，DDR5 PHY集成PLL（锁相环）实现4800MT/s数据速率。 DDR芯片测试治具自动化集成：ATE对接：支持与泰瑞达、爱德万测试机通信，实现全流程自动化。 - 探针寿命：钨铜合金探针插拔寿命＞50万次，满足量产需求。 鸿怡存储芯片测试座、老化座及治具通过高精度信号完整性设计、宽温域可靠性验证和医疗合规性支持，覆盖DDR存储芯片从设计验证到量产的全流程测试需求。 随着DDR5普及和AI芯片需求增长，测试解决方案的创新将成为产业竞争力的关键。
1.7K10编辑于 2025-07-14 DDR内存芯片场景测试决定性能:DDR5内存芯片的分级设计与测试核心要点
两类芯片的设计差异直接决定了测试重点的不同，德诺嘉电子针对性研发的DDR5内存芯片测试座，以宽温适配、精准信号传输的特性，为两类芯片的性能验证提供了核心支撑。 德诺嘉电子工业级DDR5测试座为该指标验证提供保障：采用铝碳化硅（AlSiC）复合基材，热膨胀系数与内存芯片封装精准匹配（2.9×10⁻⁶/℃），在-40℃~125℃循环测试中，探针与芯片引脚的对位偏差 德诺嘉测试座适配不同散热方案的测试需求：采用可调节式座体结构，兼容带散热片、风扇的DDR5模组，测试时无需拆卸散热组件；内置红外温度传感器，可非接触式精准测量芯片表面温度，避免传统接触式测温对散热的干扰 德诺嘉测试座的核心价值：DDR5分级测试的“精准桥梁”工业级与消费级DDR5的测试差异，本质是“场景需求”向“测试标准”的转化—工业级侧重极端环境耐受，消费级聚焦高负载稳定，而测试座作为芯片与测试系统的连接载体 德诺嘉电子的DDR5测试座不仅解决了传统测试中温度控制不准、信号干扰大、适配性差等痛点，更通过与测试场景的深度融合，为芯片研发优化、量产品质筛选提供了可靠支撑，助力不同类型的DDR5内存芯片在各自领域实现
1.1K10编辑于 2025-12-03角逐端侧AI的万亿元大市场，新基讯用5G移动智能体撬动了什么？
在张治看来，考虑到功耗与成本，端侧AI芯片市场亦会进一步细分，对成本和续航更加敏感的移动智能体市场与固定供电的个人/家庭智能体市场会被不同的芯片产品覆盖，前者使用的模型参数更少，比如2B到4B，如果遇到较为复杂的任务 加强具身智能与信息通信融合创新，推动具身智能与网联通信模组和设备适配验证。大力发展人工智能手机和电脑、智慧家庭设备、智能穿戴设备等产品，培育智能化、融合化人工智能终端产品体系。 而蜂窝网络，则需要基带芯片。 不过，5G基带芯片的门槛极高。全球能做5G基带的公司一共不超过10家，包括高通、联发科、苹果等，新基讯也是其中之一。 6月10日，新基讯发布了InnoClaw（5G移动智能体），这是一套基于自研芯片深度定制的软件系统。不到5%的端侧硬件成本，实现OpenClaw绝大部分功能。 具体来说，InnoClaw做了三件事。 张治说。 推理时代的大门已经打开。端侧AI的万亿市场不是会不会来的问题，而是谁能在窗口期内拿到入场券的问题。新基讯正在用5G基带芯片等建立的硬件壁垒，叠加5G移动智能体，去做端侧AI的底座。
37210编辑于 2026-06-23- 来自专栏机器之心
M1芯片搞数据科学好使吗？5种基准测试给你答案
本文作者将 M1 Macbook Pro 与基于 Intel 的 2019 Macbook Pro 在 5 种常用基准上进行了测试，结果发现 M1 芯片的性能确实是令人震惊的。 测试的基准共有 5 种： CPU 和 GPU 基准； 性能测试——纯 Python； 性能测试——Numpy； 性能测试——Pandas； 性能测试——Scikit-Learn。 你将看到的测试在任何形式上都不是「科学的」。他们仅仅比较了上述机器之间在一组不同的编程和数据科学任务中的运行时。 CPU 和 GPU 基准 我们首先从基本的 CPU 和 GPU 基准开始。 使用 Geekbench 5 进行测试的结果如下表： ? 图 1：Geekbench 比较（CPU 和 GPU）。 M1 芯片在 2019 Mac 中超越了 Intel 芯片。 图 5：Scikit-Learn 速度测试——越低越好。 结果传达了和使用 Pandas 测试时相同的信息——2019 Intel i5 处理器用两倍时长才完成了相同的任务。
1.5K10发布于 2021-03-15 - 来自专栏集成电路IC测试座案例合计
半导体芯片从设计到量产过程中，芯片测试座如何评估与测试？
为什么半导体芯片从设计到量产过程中，工程师都需要用到芯片测试座的评估与测试？ 例如，使用Socket Phone等治具快速完成芯片的开机测试和固件烧录，避免反复焊接对芯片造成损伤。 对于高频芯片（如5G基带芯片），测试座需支持27GHz以上的信号频率，并通过阻抗匹配（±3%）和低插损（＜2dB）设计确保信号完整性，防止因测试设备引入的干扰导致误判。 2. 封装后全功能测试封装后的芯片通过测试座连接测试机，进行全功能验证。例如，DDR内存测试夹具集成IBIS模型仿真功能，可预判信号完整性风险，确保DDR5-6400颗粒的读写稳定性。 高频与高速信号处理随着5G和AI芯片的发展，测试座需支持100GHz以上的信号频率，并通过TDR（时域反射计）实时监测传输线阻抗，确保眼图余量≥0.3UI。 2.
79200编辑于 2025-07-07 - 来自专栏代码日志
xAI创始团队全离职，量子计算获数亿融资
> [来源]：十三 [具身智能]:宇树科技亚洲首店5月底落地上海南京西路 [正文]：宇树科技具身智能体验馆亚洲首店将于5月底在上海静安久光百货开业，面积超100平方米，集中展示品牌全线最新产品。 该技术可提前发现可能导致芯片重新流片（respin）的严重bug，大幅缩短芯片研发周期。 > [来源]：西风 [算力成本]:沐曦拆解数据中心账本：电费仅占5%，GPU才是大头 [正文]：沐曦披露1GW数据中心成本结构：GPU芯片采购占45%（250亿美元），供电散热占20%，网络与存储占16% ，而电费仅占5%（27.5亿美元）。 这颠覆了“低电价即优势”的行业认知，凸显国产GPU供应链突破的紧迫性。
32110编辑于 2026-04-09 全场景落地+生态扩容，沐曦秀出国产GPU平台竞争力
沐曦正向业界传递了一个清晰信号：国产GPU已从单点突破走向了系统级能力构建。沐曦股份不只是“一家国产GPU芯片公司”，而是一个能够提供完整AI算力基础设施的“平台级”玩家。 针对具身智能、空天算力等前沿场景，沐曦股份已经进行前瞻布局。 合资公司专门攻坚具身智能端侧SoC芯片，不再依赖通用芯片“硬改”，而是从真实工况需求出发，反向定义更适合具身场景的专用算力芯片。 根据产品路线图，首款芯片计划于2027年下半年流片、2028年量产，届时将填补国内具身智能高端芯片领域的技术空白。 目前，沐曦MXMACA软件栈支持500多款AI模型、4000多个开源项目的兼容测试。
48310编辑于 2026-07-21- 来自专栏量子位
上海张江又一款AI芯发布！性能超英伟达T4，AMD背景团队创办，快手投资
晓查 发自 上海 量子位 报道 | 公众号 QbitAI 今年4月刚刚5亿元人民币A+轮融资的AI芯片公司瀚博半导体，发布了云端推理AI芯片SV100系列，以及搭载该系列芯片的AI推理加速卡VA1。 瀚博半导体CEO和CTO均来自AMD，公司于2018年2月创立，作为一家新兴AI芯片公司，瀚博发展迅速，在去年5月就完成了首颗半定制7nm芯片流片，之后又获得了快手等领投的5000万美元的A轮融资。 钱军表示，SV102具有超高推理性能、超低延时以及高密度视频解码等特点。 SV102支持64路1080p视频解码，最大功耗为75W，接口为PCIe Gen4 x16，采用被动散热。 这款芯片在今年6月刚刚测试成功。据钱军透露，SV100在开始测试之后8分钟就全部点亮，低于40小时之内所有模块基础测试提前完成。 “这个对于一个全新设计的高端芯片是一个奇迹”，钱军说。 VA1板卡 而搭载SV102的VA1采用单宽半高半长75瓦PCIe卡设计，因此相比一般的GPU卡更节省能耗与空间。 张磊表示，在ResNet-50的基准测试中，VA1是英伟达T4吞吐量的2倍以上。
84120发布于 2021-07-19
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号