- 综合排序
- 最热优先
- 最新优先
- 来自专栏FPGA技术江湖
数据中心中的FPGA硬件加速器
再来看一篇FPGA的综述，我们都知道微软包括国内的云厂商其实都在数据中心的服务器中部署了FPGA，所以这篇论文就以数据中心的视角，来看下FPGA这个硬件加速器。 还是一样，想要论文原文的可以私信我。 高性能计算 本节主要强调了将基于云的服务与基于 FPGA 的数据中心架构相集成的重要性，以及基于云网络的数据处理任务的动机。 表 7 突出显示了 FPGA 支持的云计算在数据中心中的各种作用。 用于气候建模的全球大气方程比 CPU 快 19 倍，比 GPU 快 7 倍。FPGA 可配置用于具有高速计算的数据压缩应用程序，并将其集成到虚拟化环境中。 此外，在没有任何通信开销的情况下，FPGA 可以配置为提供具有更好硬件加速的微服务。 FPGA 集群架构、云计算、硬件加速方面的创新可用于实现数据的快速处理并适应其动态流特性。
75510编辑于 2025-01-11 - 来自专栏网络交换FPGA
基于FPGA的超低延时硬件加速行情解析系统
为了充分发挥FPGA的专用硬件加速特性，本文基于Verilog硬件描述语言，设计开发了面向证券行情信息的超低延时专用硬件解析系统。 发送端在传输数据之前，MAC控制器会先发送7 byte的同步码和1 byte的帧首定界符，并在1 帧传送结束时填充4 byte 的CRC32校验码，如果数据长度小于46 byte，则会自动在数据字段填充 测试的STEP包数据长度为1515 Byte，其中包括98byte的STEP头、181byte的FIX头、1221byte的20条FAST消息，以及8byte的FIX尾和7byte的Step尾。 对应的延时测试波形图如图6T2，图7T3，图8T4，图9T5所示。 image.png 图7: T3为单条逐笔UA3202FAST数据的解码延时 image.png 图8: T4为单条逐笔UA3201FAST数据的解码延时 image.png 图9: T5为单条指数行情
3.4K34发布于 2021-03-30 硬件加速卡 FPGA硬件加速1- 基于Xilinx XCKU115的半高PCIe x8 硬件加速卡
一、板卡概述 本板卡系我公司自主研发，采用Xilinx公司的XCKU115-3-FLVF1924-E芯片作为主处理器，主要用于FPGA硬件加速。板卡设计满足工业级要求。 如下图所示： 二、功能和技术指标：四、应用领域 FPGA硬件加速XCKU115,硬件加速卡,XCKU115板卡,FPGA硬件加速
24510编辑于 2025-11-10- 来自专栏FPGA技术江湖
FPGA | Xilinx Spartan-7
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。 Spartan-7的特色 1 01 降低功耗 赛灵思在开发 7 系列（Artix®-7、Kintex®-7 以及 Virtex®-7）器件过程中与台积公司 (TSMC) 通力合作，共同开发出了 高介电层金属闸 (HKMG) 工艺提供了高性能与低功耗的最佳组合，Spartan-7 FPGA 采用与成熟的 7 系列相同的 28nm HPL 工艺，以及相同的器件结构，从而使其成为结构紧凑的成本优化型 FPGA 系列器件。 例如，设计人员可创建用在Spartan-7 FPGA 中的 IP 核。随着系统要求的不断提高，设计人员可在 Artix-7 FPGA 中重用这一 IP 核。 Spartan-7 家族 ?
99810发布于 2020-12-30 - 来自专栏OpenFPGA
Xilinx 7系列FPGA概览
Xilinx 7系列FPGA概览 文章目录 Xilinx 7系列FPGA概览 1.Xilinx的四个工艺级别 2.Virtex、Kintex、Artix和Spartan 3.7系列特点 4.7系列命名规则 特点1 业界性价比之王 2012年赛灵思的最新7系列FPGA芯片包括3个子系列，Artix-7、 Kintex-7和Virtex-7。 (2)Kintex-7 FPGA 系列——业界最佳性价比 堪称“业界性价比之王”的Kintex-7 FPGA 系列，能以不到一半的价格获得Virtex-6系列 FPGA的性能，性价比翻一番，而且功耗减少一半 特点3 全新Xilinx 7 系列FPGA芯片的绝佳应用 正如上文所说，正因为全新Xilinx 7 系列FPGA芯片具备的种种优势，所以它能做到进一步拓展FPGA的应用领域。 Artix-7 FPGA未出现以前，数码单反相机中要用是多个ASSP芯片。但是Xilinx Artix-7 FPGA的推出给数码单反相机带来了福音。
3.3K30发布于 2020-06-30 - 来自专栏FPGA技术江湖
Xilinx FPGA 7系列 GTXGTH Transceivers
1概述 Xilinx 7系列FPGA全系所支持的GT，GT资源是Xilinx系列FPGA的重要卖点，也是做高速接口的基础，GT的意思是Gigabyte Transceiver，G比特收发器。 不管是PCIE、SATA、MAC等，都需要用到GT资源来做数据高速串化和解串处理，Xilinx不同的FPGA系列拥有不同的GT资源类型，低端的A7由GTP，K7有GTX，V7有GTH，GTZ被用于少数V7 7系列FPGA GTX和GTH收发器是功率高效的收发器，GTX收发器支持500 Mb/s至12.5 Gb/s的线路速率，GTH收发器支持13.1 Gb/s的线路速度。 GTX/GTH收发器具有高度可配置性，并与FPGA的可编程逻辑资源紧密集成。 8b10b最大的劣势是效率比较低，有20%的额外开销，所以常用于低于8G的场景，最常见的、使用8b10b、同时又高于8G线速率的似乎是CPRI Rate7，线速率9.8G左右。
1.9K10编辑于 2025-02-05 - 来自专栏Lauren的FPGA
UltraScale系列FPGA与7系列FPGA时钟资源有哪些不同
这里我们介绍一下UltraScale系列FPGA与7系列FPGA在时钟资源方面的主要差异。 时钟管脚 7系列FPGA的时钟管脚分为SRCC（Single-region clock-capable I/O）和MRCC（Multi-region clock-capableI/O），两者的主要差异在于驱动局部时钟资源的类型不同 7系列FPGA中，时钟区域的宽度（水平方向）为芯片宽度的一半，而UltraScale不再有这种限制。 如下图所示的UltraScale时钟区域（图片来源，ug949，figure3-37），共有6x6即36个，如果是7系列FPGA，则是2x6即12个。 ? 时钟缓冲器 7系列FPGA中有所谓的局部时钟缓冲器，例如BUFR、BUFMR、BUFIO等，而UltraScale系列FPGA中不再包含这类时钟缓冲器，其功能由新增的BUFGCE_DIV代替。
5.5K20发布于 2019-12-17 - 来自专栏FPGA开源工作室
从Xilinx Kintex-7认识FPGA
Xilinx公司的FPGA产品种类众多，其中7系列FPGA产品于2010年发布，该系列FPGA采用了更为新进的28nm工艺，内部逻辑资源相比之前的FPGA有了大大的提升，器件功耗相比之前的FPGA都已经大大降低 ISE和VIVADO软件都支持7系列FPGA的开发。从spartan-7,artix-7,kintex-7到virtex-7FPGA性能依次提高。 2 kintex-7 FPGA简介 2.1 kintex-7简介 Kintex-7系列是一种新型Xilinx FPGA，能以不到 Virtex-6 系列一半的价格实现与其相当性能，性价比提高一倍，功耗降低一半 这是整个Kintex-7系列FPGA的内部逻辑资源的简要明细表，我们在选用FPGA芯片时，可以作为参考。 3 FPGA内部结构资源 3.1传统FPGA内部结构 ? Kintex-7 FPGA内部结构图 Kintex-7 FPGA的内部结构相比传统FPGA的内部结构嵌入了DSP48E1，PCIE，GTX,XADC,高速IO口等单元，大大提升了FPGA的性能。
2.2K20发布于 2019-10-29 - 来自专栏云深之无迹
Xilinx FPGA Artix-7初体验
接触了几个搞FPGA的大佬，可恶，觉得酷死了。本来想搞个国产的FPGA学习的，后来看了看资料，感觉还是用老牌的东西上吧。 现在我们还需要把上面的逻辑映射成更小的FPGA里面的小块，这里逻辑很简单。 FPGA写下来居然觉得比MCU好学，一个MCU拿来得看半天数据手册，参考手册啥的，还有demo。 反而FPGA有种大道没型的感觉。大多数教程都是组合逻辑说说，下面配一个时序电路，就是我文中的。
32900编辑于 2025-01-20 - 来自专栏OpenFPGA
Xilinx 7系列FPGA逻辑单元理解
ug768和ug799文档介绍了7系列芯片中包含的基本逻辑单元，对其中常用的单元，进行下分析。 ? 1、IOBUF单元 ? （1）真值表 ? （5）心得体会 IOBUF作为FPGA内部逻辑与外部逻辑的接口，通常被打包成多bit进行使用；与CPLD一样，可以直接使用assign out = sel ? 参看《Xilinx FPGA复位逻辑处理小结》 3、FDCE/FDPE/FDRE/FDSE区别： FDCE FDPE or posedge rst ) 作为跨时钟域复位处理单元 init属性作用set the initial value of Q output after configuration，指的是配置好FPGA
1.8K20发布于 2021-02-26 - 来自专栏OpenFPGA
Xilinx 7系列FPGA Multiboot介绍-远程更新
本文对Xilinx 7系列的Multiboot做一些简单介绍。 Multiboot直接操作的是两个镜像，但实际上可以用于多个镜像。 当无法提供JTAG等其他连接时，Flash的更新就只有FPGA一种方案。 图片来自UG470 从上图可以看到，Xilinx 7系列FPGA的Multiboot方案是从基地址开始存放G镜像，后续存放M镜像。 上电完成之后，FPGA就会按照设置，进行加载操作。在主动模式下，FPGA会开始对Flash的操作，尝试读取Flash中存储的配置镜像数据。 需要注意的是，主动模式下的这一系列操作都是FPGA自动完成的，用户无法控制。 所以就出现了第一个问题。既然读取操作是自动的，那么FPGA是如何知道M镜像存储在哪里，并先加载M镜像呢？
3.7K22发布于 2020-10-10 - 来自专栏前端F2E
CSS硬件加速
近些年，我们总是听到硬件加速，以及它如何帮助我们提升网页的动画性能，让网页动画变得更好，在移动端更流畅。那么什么是硬件加速？如何触发硬件加速呢？ 那么，使用gpu来渲染css的技术就是硬件加速。 因此不能滥用硬件加速。 属性详情 CSStransform属性允许你旋转，缩放，倾斜或平移给定元素。这是通过修改CSS视觉格式化模型的坐标空间来实现的。 根据属性的定义，可以通过以下方式来显示声明使用硬件加速： opacity: 0.99; filterCSS属性将模糊或颜色偏移等图形效果应用于元素。 总结 本文总结了触发CSS硬件加速的方式，以及属性的详情介绍。同时还介绍了验证硬件加速是否生效的方法。 最后需要我们注意的是，要有节制的使用硬件加速， 给它足够的工作时间。
88020编辑于 2022-08-19 - 来自专栏全栈程序员必看
FFplay硬件加速
本文 以 ffmpeg-4.4 源码为准，a.mp4下载链接：百度网盘，提取码：nl0s 。
1.7K30编辑于 2022-09-13 - 来自专栏OpenFPGA
ARTIX-7 FPGA 开发平台 黑金AX7103AX7A200
EEPROM 读写数据测试 07．SD 卡读写数据测试 08．HDMI 测试实验 08_1．HDMI 彩条输出测试实验 08_2．AN430 模块 4.3 寸 LCD 屏彩条输出 08_3．AN070 模块 7 卡音乐播放（大海.wav, 上海滩.wav）例程 12．字符显示实验 12_1．字符 HDMI 显示 12_2．字符 AN430 模块 4.3 寸 LCD 屏显示 12_3．字符 AN070 模块 7 13_1．SD 卡读取 BMP（1.bmp/2.bmp）图片 HDMI 显示例程 13_2．SD 卡（(car.bmp/flower.bmp）图片 4.3 寸 LCD 显示 13_3．SD 卡（(ax7xxx.bmp /video.bmp）图片 7 寸 LCD 显示 14．OV5640 摄像头显示例程 14_1．AN5642 双目摄像头采集 HDMI 显示 14_2．OV5642 摄像头采集 4.3 寸 LCD 屏显示 14_3．OV5642 摄像头采集 7 寸 LCD 屏显示 15．摄像头 SOBEL 边缘检测例程 16．AD9226 波形显示_AN926 模块数据采集 HDMI 显示例程 17．AD7606 波形显示
4.1K10发布于 2020-06-30 - 来自专栏硅光技术分享
光子硬件加速器
光子硬件加速器(photonic accelerator，简称PAXEL)是用光子处理一些特殊的计算任务，辅助已有的数字计算机。其典型的框架图如下图所示， ? （图片来自文献1） 与电子硬件加速器相比，光子加速器方案中信号加载在光信号上，因而会需要额外的光电转换步骤。PAXEL的主要优势是计算速度快、功耗小。 文献1中列出了光子硬件加速器的几个应用情景， 1）人工神经网络(articifical neural network) 深度学习的计算涉及大量的矩阵计算， ?
3.4K30发布于 2020-08-13 - 来自专栏科学计算
FPGA时钟篇(二) 7系列clock region详解
上一篇文章我们讲到7系列FPGA的时钟结构，这篇文章我们来看下clock region内部都有哪些东西？ 下面这个图是7系列FPGA的clock region的结构图： 首先我们来明确几个Buffer的含义（我们后面会有一篇文章专门来讲这几个buffer） BUFG：global clock buffer MMCM来驱动； 图中可以看到CC又分了MRCC和SRCC，它们的区别我们放到下一篇文章中专门来讲； 从MMCM输出到BUFR和BUFIO之间有一条专门的高性能差分路径； 这里需要说明的一点是，不是所有的7系列 FPGA的时钟结构都像上面的图中所画，比如包含不同数量的GT可能会导致时钟结构位置不太一样，但这并不妨碍上面这些图对7系列FPGA时钟结构的说明。
2.3K50编辑于 2022-05-17 - 来自专栏科学计算
FPGA时钟篇(一) 7系列的时钟结构
从本篇文章开始，我们来介绍下Xilinx FPGA的时钟结构、资源、用法，首先从7系列的FPGA开始，因为7系列的FPGA结构跟前面的有很大不同，而且前面那些FPGA用的也越来越少了。 首先来看7系列FPGA的时钟结构图： Clock Region：时钟区域，下图中有6个时钟区域，用不同的颜色加以区分出来 Clock Backbone：从名字也能看出来，这个一个纵向贯穿整个FPGA的时钟资源 ，把FPGA的clock region分成了两个部分，所有的全局时钟时钟都要从这经过。 Horizontal Center：水平分割线，将FPGA的BUFG分割成上下相等的两部分，像下图中，上下各有16个BUFG。 需要注意的是，BUFG不属于任何的clock region，并且BUFG可以到底FPGA的任一个时钟角落。
1.7K30编辑于 2022-05-17 - 来自专栏hank
AMD Artix 7 FPGA OTA 在线升级的实现
测试环境 参考文档 xtp226-ac701-multiboot-c-2015-1.pdf ug470_7Series_Config.pdf xapp1247-multiboot-spi.pdf ug952 -ac701-a7-eval-bd.pdf ug1579-microblaze-embedded-design.pdf Vitis Embedded Software Debugging Guide ( 测试工具 Vivado 2022.2 Vitis 2022.2 Mutliboot UG470 Reconfiguration and MultiBoot Overview UG470中的介绍如下 The 7 AMD FPGA支持的MultiBoot特性，可以使FPGA先尝试启动最新的配置（bit）文件，后续称为Update Bit。 AXI GPIO 0的bit-0，也就是SW2的靠角落（DS23、SW4）的开关1在1的状态（靠液晶屏、7A200T芯片侧），则加载0x400000的bit文件。
1.2K20编辑于 2023-05-10 - 来自专栏虚拟化笔记
虚拟化硬件加速-vdpa
惠伟：virtio+ovs转发原理和性能分析zhuanlan.zhihu.com
6.2K21发布于 2021-07-28 - 来自专栏虚拟化笔记
虚拟化硬件加速-vdpa
以前提到过vdpa，只有mellanox connectx-5网卡，不支持vdpa，公司最近来了mellanox DPU，也就是bluefield-2，自带connectx-6网卡，硬件支持vdpa，再分析一下看怎么个搞法。
2.6K40编辑于 2022-04-28
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号