- 综合排序
- 最热优先
- 最新优先
- 来自专栏ElecDeveloper
TVS和ESD那些事儿
ESD：ESD是当具有累积正负电荷的物体（电介质）接触或接近时发生的放电现象，通常为高达几KV的纳秒级短脉冲。 通过将ESD转化成三种设备级测试模型来定量表征其特性，即HBM，MM和CDM。 由于工艺规模缩小和掺杂浓度越来越高，半导体器件对ESD损坏的免疫力越来越低，如果不采取对策电子设备很容易因ESD而退化和损坏。 工艺尺寸缩小只是器件更容易受到静电影响的因素之一，还有其他各种因素。 由于USB、LAN和其他电缆经常插拔以与IoT或其他设备进行数据通信或为电池充电，因此更容易受到ESD事件的影响。因此供电或接口等关键电路+ESD防护二极管显得至关重要。 ： 注意如果发生ESD冲击，单向TVS管在正ESD冲击时进入反向击穿，在负ESD冲击时导通，所以单双向都可以用于吸收正负ESD脉冲，不必担心脉冲极性： 8).选择低动态电阻(RDYN)。 ESD 的影响。
2.8K21编辑于 2022-09-22 - 来自专栏硅光技术分享
硅光器件的ESD特性
这篇笔记主要给大家介绍下IMEC对其硅光有源器件的ESD性能的表征。 ESD的全称是electrostatic discharge, 即静电放电。在芯片的生产制造运输过程中，芯片中会积累一定的静电。 因此芯片的ESD防护显得尤为重要。 PN结，因此其也存在着ESD问题。 Ge PD的ESD性能相对较好。 3) 器件的光学性能在ESD测试前后没有明显的变化 4) 金属heater会对器件的ESD性能产生影响 在实际硅光产品中，往往会在器件附近并联一个反向二极管或者三极管作为ESD保护电路。
2.2K30编辑于 2022-03-29 - 来自专栏硬件工程师
ESD与EOS（surge）防护器件选型
ESD:electronstatic discharge 静电放电 现象：有限的大量的电荷在不同电位体之间快速转移的一种放电现象。 产生原因：摩擦，接触，耦合感应等。 测试规范与方法：IEC61000-4-5，EOS tester（surge generator） ESD模拟方法：静电枪（ESD GUN）也是ESD保护能力测试工具。 ESD保护能力等级评估： ESD选型重要参数： A：钳位电压：决定保护系统的能力。 注意：图中表的+6KV时候的钳位电压为11.5V，放在现在相当于+8KV的钳位电压。 最好采用Feed-Through Package Design,如下图type-c: 最后注意，在设计ESD跟EOS的时候，记得预先了解需要达到的ESD等级： 如空气8KV，接触4KV，需要达到class EOS 是在ESD的基础上面加强去防护EOS的，所以EOS可能能够防护ESD，而ESD不一定能够防护EOS。
1.9K20编辑于 2022-08-29 观海微电子--ESD防护器件规格
工作原理：气体放电，当两级间（两个箭头之间）电压足够大时，极间间隙将被放电击穿，由原来的绝缘状态转化为导电状态，类似短路。导电状态下两级间维持的电压很低，一般在20~50V之间。
24010编辑于 2025-12-04- 来自专栏工程师看海
防ESD神器，TVS揭秘(一)
谈起静电，我们经常听到ESD和TVS两个名词，二者其实是两个完全不同的概念，有的同学很容易混淆。 ESD全拼是Electro Static discharge，中文意思是“静电释放”，它描述的是一种客观现象。 ESD和TVS的关系是，我们用TVS来抑制ESD对电子电路的影响，从而保证电路系统能够正常工作。 ESD会产生一个非常高的瞬态电压，而且时间极短，有时可达亿分之1秒，如果放任这么高的电压不管，会对电路系统产生严重的破坏。 我们一般使用TVS来吸收ESD的能量，从而保护电路系统正常工作。 以上是ESD与TVS的基本介绍，下一篇文章将以单向TVS为例，详细介绍TVS各种参数意义，有助于在实际电路中，选择合适的TVS，有效抑制ESD。
70920编辑于 2022-06-23 - 来自专栏技术分享
ESD静电放电抗扰度试验
然而，这些精密的设备也面临着来自各种环境因素的挑战，其中静电放电（ESD）便是不可忽视的一大威胁。因此，静电放电抗扰度试验作为评估电子设备防护能力的重要手段，其重要性日益凸显。 静电放电抗扰度试验静电放电抗扰度试验（ESD Immunity Testing）是一种电磁兼容性（EMC）测试，用于评估电子设备在遭受静电放电时的抗干扰能力。
46510编辑于 2024-07-25 - 来自专栏OneCode 低代码
OneCode 开源集成开发工具ESD功能介绍
ESD面向的用户是专业的程序员，如果您不是专业的编程工作者需要先行了解一些JAVA语言相关基础知识以及其编译基础以便于方便自行下载编译。 一，为什么要做ESD？ 首先，ESD是一组工具集，通过ESD开发者可以以最快最简介的方式快速的上手OneCode,将设计器完成的设计文件转换为真正的代码工程发布部署。 可选） ESD本身采用，GPL3.0协议。 （2）如何编译ESD源码 如何编译ESD源码，可以参照OneCode编译视频介绍。 （3）ESD服务工程依赖 ESD是面向开发者的Studio工具 ，ESD运行需要依赖一些集成环境来支持，OneCode也为这些提供了一些默认的微服务实现。
1.6K30编辑于 2023-11-28 - 来自专栏芯片工艺技术
芯片为什么需要做ESD静电防护
一、为什么需要ESD? ESD静电防护就是用来防止这类荒谬事情的发生的，这足以体现ESD静电防护的重要性。 （ESD：Electro-Static discharge是静电释放的意思） 二、ESD静电释放的模式 人体放电模式（human body mode） 对，就是之前讲的那个渺小的人类，他整天无所事事，喝水喝得又少
2K20编辑于 2022-06-08 不同实验室测试ESD静电的差异分析
不同实验室测试ESD静电的差异可能会导致测试结果的不一致性，这些差异主要涉及以下几个方面： 设备和仪器差异：不同实验室可能使用不同品牌或型号的测试设备和仪器，这些设备的性能和特性可能存在差异，从而影响测试结果的准确性和一致性 为了降低不同实验室测试ESD静电的差异，有以下建议： 统一标准：使用相同的标准，如IEC 61000-4-2，确保测试方法的一致性，从而获得可比性较高的测试结果。 综上所述，不同实验室测试ESD静电的差异主要涉及设备、环境、样本、操作员和测试方法等方面，采取相应的措施可以降低这些差异，提高测试结果的可比性和可信度。
23800编辑于 2024-11-15南京观海微电子----静电放电ESD保护设计方案
为了克服引脚到引脚之间的ESD应力和VDD到VSS之间的ESD应力，在IC的VDD与VSS电源线之间必须放置电源轨ESD钳位电路[4，5]。 图5-2片上ESD保护设计的概念除了输入与输出端口的ESD钳位器件，对IC中所有器件和电路防止ESD损伤（特别是针对引脚到引脚和VDD到VSS的ESD应力），实现整个芯片保护的最重要的设计是合理排布电源线 使用正确的整片ESD保护计划，通过位于I/O端口的ESD钳位器件和位于电源轨之间的ESD钳位电路，才能实现对核心电路的有效保护。 图5-3IC中I/O电路和内部电路采用不同电源引脚的整片ESD保护方案大多数传统的ESD保护设计集中在针对I/O端口的ESD保护电路和器件，这可以给四种引脚组合模式的IO端口提供针对ESD应力的保护。 但是，位于IO端口的ESD保护电路或器件不能针对引脚到引脚和VDD到VSS的ESD应力实现对内部电路足够的保护，从而经常发生ESD应力引起内部电路失效，但在I/O端口的ESD器件并没有发生失效。
15610编辑于 2025-12-15- 来自专栏工程师看海
防ESD神器TVS揭秘(2):参数详解
上一篇文章介绍了ESD与TVS的关系，使用TVS来抑制静电是一个常见的方案。 我们一定要正确选型TVS，来有效抑制ESD引起的瞬时大脉冲，同时又不影响到电路本身信号或电源正常工作。我们以单向TVS管为例，详细解读TVS各参数意义。 以上就是TVS重要参数的解读，我们一定要正确选型TVS，来有效抑制ESD引起的瞬时大脉冲，同时又不会干扰到电路本身工作工作。
73930编辑于 2022-06-23 - 来自专栏Windows技术交流
如何把install.esd转化成install.wim
通过Create Windows 10 installation media 创建的Win10 ISO，sources目录install.wim被install.esd替代如何把install.esd转化成 install.wim，参考https://www.itechguides.com/convert-esd-to-wim/https://www.intel.com/content/www/us/en/ :\sources\install.esdmkdir E:\WIMFiles -forceDISM /Export-Image /SourceImageFile:H:\sources\install.esd /Compress:Max /CheckIntegrity图片如果非要第三方工具，我倒是用过一个：PowerISOhttps://www.poweriso.com/tutorials/convert-esd-to-wim.htm
4.4K20编辑于 2022-12-08 - 来自专栏TopSemic嵌入式
上市公司，为什么由于ESD而损失惨重
ESD破坏，需要两个条件。 1. 物体上积聚了大量静电荷。 2. 该物体对其他物体或大地之间的快速放电通道。 所以防静电破坏，就是： 1. 防止静电的积聚。 2.
69730发布于 2021-05-31 - 来自专栏机器学习与统计学
基于统计的异常检测方法S-H-ESD
下面介绍多异常点的检测算法ESD（Extreme Studentized Deviate）[3]。 ESD ESD可以检测时间序列数据的多异常点。 对于Grubbs Test和ESD的区别[4]，主要两点：一是ESD会根据不同的离群值调整临界值；二是ESD一直会检验 ? ESD检验。 因此下面介绍Seasonal Hybrid ESD (S-H-ESD)，首先介绍MAD。 因此S-H-ESD相比S-ESD，是把ESD中的均值方差计算的统计量替换成MAD，图5比较了两种方法的效果，S-H-ESD对于异常点的识别率更高，同时由于计算中位数，时间复杂度也相对会更高。 ?
2.3K10发布于 2020-12-08 电磁兼容中ESD静电放电整改选什么器件
在电磁兼容中，为了对抗静电放电（ESD）的影响，通常需要使用静电抑制器、TVS二极管、压敏电阻、瞬态抑制二极管和滤波器与屏蔽等。
20210编辑于 2024-11-15ESD耐压测试时，是否可能引发latch up现象？
• ESD静电加压，可能会从保护电路中引入少量带电载子到well或substrate中，也会引起SCR的触发。 脉冲；第三步对打过正ESD脉冲的芯片所有pin重新量测一下IV特性，方法应该和第一步相同（AGND1也要单独进行IV特性量测吗？ 具体解释如下：ESD测试与Latch-up的关系静电放电影响：ESD测试通过模拟静电放电的过程，对集成电路施加高电压。这些高电压脉冲可能穿透芯片内部的保护结构，并触发latch-up现象。 ESD测试中的Latch-up触发风险高电压穿透：ESD测试中施加的高电压可能穿透保护结构，直接触发latch-up所需的寄生结构。 案例分析与预防措施实际案例：许多集成电路在ESD测试后出现永久性损坏，多数是由于未采取有效的latch-up防护措施。
1.3K10编辑于 2024-06-25观海微电子--常用基础电子元器件_ESD防护器件
ESD防护器件瞬态电压最主要的特点有三个:超高压,瞬时态,高频次。超高压是指通常的瞬态电压尖峰，高出正常电路电压幅值的好几倍。 所以压敏电阻的响应时间要小于1ns，越小越好漏电流:最大峰值电流：压敏电阻在规定的条件下，允许通过其上的最大脉冲电流值；绝缘电阻/瞬态电阻：最大能量吸收能力:应用范围：某些压敏电阻会推荐具体应用，例如用在EMI、ESD
21810编辑于 2025-12-04- 来自专栏AI电堂
汽车ESD设计频频受挫？是时候掌握这份避坑宝典
特别是涉及易受 ESD 损坏的极敏感最新高速接口时，ESD 保护变得异常重要。 在多数ESD相对安全的环境下，内部ESD保护可以在组装过程中保护元件。但它无法防范在应用现场发生的ESD事件。因此，外部ESD保护必不可少。 当今的高速和超高速接口一般以较低的信号电平工作。 因此外部ESD保护始终具有重要意义。 ESD保护技术不断演进 随着接口数据速率提高和IC鲁棒性降低，ESD保护器件的技术也在不断进步。 起初，人们使用电容进行ESD保护，但由于它对ESD的影响有限，而且不适用于数据线，现在已经不再使用。 ESD保护的标准技术是基于齐纳二极管设计的。 主要内容包括： ESD保护器件的数据手册参数 ESD测试标准和TLP测试 ESD保护原理 因ESD和浪涌事件造成的电子元件故障症状 经典车载网络(IVN) 区域架构 SerDes — 串行器/解串器接口
60110编辑于 2022-12-08 - 来自专栏TopSemic嵌入式
关于静电ESD防护，为什么记住100条规则也没啥鸟用
因为在实际产品中，看到的一些对ESD设计规则的生搬硬套，真是让人比较捉急。 3.ESD (Electro Static Discharge) 静电的积聚本身不会产生什么危害，产生破坏的是静电放电的一瞬间。 4.ESD 防护 如何防止静电产生破坏作用？不外乎传统的三大必杀技：一，控制干扰源。二，切断传播途径。三，提高设备的抗干扰能力。
65830发布于 2021-05-31 - 来自专栏Python进阶之路
异常检测：季节性ESD Python pip安装sesd库报错解决
大数据挑战赛用到了时间序列异常检测，发现了一个很好的方法：S-ESD， 季节性 esd 是一种在 twitter 上实现的异常检测算法： “we developed two novel statistical
64520编辑于 2021-12-07
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号