- 综合排序
- 最热优先
- 最新优先
- 来自专栏FPGA开源工作室
Vivado DDS IP核仿真
1 DDS IP概述 直接数字合成器（DDS）或数控振荡器（NCO）是许多数字通信系统中的重要部件。 •3位至26位带符号输出采样精度 IP 文档连接：PG141 2 DDS IP 架构 3 DDS IP 配置 （1）Component Name 可以修改IP核名字 （2）Configuration ，如果正余弦同时输出则位宽为16位，正弦为高8位，余弦为低8位） （9）Frequency resolution（频率分辨率） 0.02910383045673370361328125（决定相位位宽，由相位位宽函数可得出频率分辨率 DDS_top: module dds_top( input wire aclk, input wire reset_n, output valid, output ; assign sin =m_axis_data_tdata[15:8]; assign cos =m_axis_data_tdata[7:0]; dds_ctl Udds_ctl(
1.2K10编辑于 2024-02-22 - 来自专栏机器人课程与技术
ROS2+DDS+RTPS
DDS 使用 QoS 来定义 DDS 实体的行为特征。 QoS 由单独的 QoS 策略（源自 QoSPolicy 的类型的对象）组成。这些在政策中有所描述。 DDS 域由域 ID 标识。 DomainParticipant 定义域 ID 以指定它所属的 DDS 域。具有不同 ID 的两个 DomainParticipants 不知道彼此在网络中的存在。 此外，Fast DDS 还支持 TCP 和共享内存 (SHM) 传输。 它旨在支持单播和多播通信。 在继承自 DDS 的 RTPS 顶部，可以找到域，它定义了一个单独的通信平面。 但是，Fast DDS 支持多种配置，允许您更改 RTPSWriters/RTPSReaders 的行为。 您可以继续阅读 RTPS 层部分，了解更多关于快速 DDS 中 RTPS 协议的实现。 ----
1.4K20编辑于 2022-06-27 - 来自专栏Lauren的FPGA
DDS Rasterized模式怎么用？
直接数字频率合成器（DDS: Direct Digital Synthesizers）又称数字压控振荡器（NCO: Numerically Controlled Oscillator）在数字通信系统中被广泛使用 AMD提供了专门的DDS IP，用户只需根据设计需求进行定制。 这个IP有两种工作模式：Rasterized模式和Standard模式，如下图所示，可通过Mode Of Operation进行设定。 我们先了解一下DDS的工作原理，如下图所示，DDS由两部分构成：相位累加器和相位波形转换器。前者根据给定的初始相位和相位步进值输出目标相位值，后者又称波形存储器，根据输入的相位值输出对应的幅度值。 只和输出信号的位宽有关，例如这里输出信号位宽为8，那么SFDR就是48dB，即SFDR=6Wout(Wout是输出信号位宽)。 实际上，根据DDS的工作原理，除了可以输出正弦信号之外，还可以输出其他波形的信号。无需其他额外逻辑，在上述参数配置的情况下，相位累加器的输出将呈现锯齿波，而相位累加器的最高位将呈现方波，如下图所示。
64721编辑于 2024-02-06 - 来自专栏编程
Python模块知识8：configparser、压缩模块
一、configparser模块 configparser用于处理特定格式的文件，其本质上是利用open来操作文件。 ',encoding='utf-8')#从文件中读取内容 ret=config.sections()#取所有的节点 ret2=config.items("sec1")#取节点值1下的所有的键值对 ret3 "jjj")#添加节点下的键值对 config.write(open('black.txt','a')) 执行结果： 案例3：检查节点 #检查节点是否存在 importconfigparser#导入模块 config=configparser.ConfigParser()#必须的装载语句 config.read('black.txt',encoding='utf-8')#从文件中读取内容 #检查是否有某个节点 config=configparser.ConfigParser()#必须的装载语句 config.read('black.txt',encoding='utf-8')#从文件中读取内容 config.remove_section
1.1K60发布于 2018-01-11 - 来自专栏FPGA开源工作室
基于LUT的DDS的设计
基于LUT的DDS的设计 DDS(Direct Digital Synthesis)直接数字频率合成技术由USA J.Tierncy首先提出。 DDS主要出现在数字混频系统中。在数字混频中，通过DDS产生正交的本地振荡信号即正、余弦信号与输入信号相乘实现频谱搬移，如通信系统的调制、解调。 1 基于LUT的DDS理论 一个典型的基于LUT的DDS系统由相位累加器和波形存储器两部分构成，如图1所示。图中相位累加器的位宽为nbit,步进值为μ,LUT的深度N为2n,宽度为Lbit。 KHZ4 =11; 8. reg clk; 9. initial begin 10. //reg [8:0] i;//88.2khz 47. reg [9:0] i;//44.1khz Sample rate 48. reg signed [31:0] sin_slow; 49.
1.2K10发布于 2019-10-29 - 来自专栏机器人课程与技术
ROS2之DDS问题汇集
333 见过类似的问题，不是每个网络都有，但主要是无线网状网络有许多无线 AP 相互通信，其中 ROS2/DDS 流量导致它停止运行。 xml version="1.0" encoding="UTF-8" ? xml version="1.0" encoding="UTF-8" ?
1.3K20编辑于 2022-08-10 - 来自专栏OpenFPGA
Xilinx DDS Compiler IP 使用教程
该输入值决定了输出波形的频率，值越小，DDS 通过正弦查找表的步进越慢，输出波形的频率越低。相反，输入值越高，DDS 步进查找表的速度越快，输出波形的频率也越高。 在加ILA的时候，一共加了4个探头监测DDS从接口的输入相位增量值和DDS主接口的输出数据和相位值。将芯片的深度设置为 65536。 实例化 ILA 和 DDS IP 后，编写了简单状态机来创建 AXI Stream 接口，将相位增量值输入到 DDS，然后等待 1 us，然后将 1MHz 步长添加到相位增量值并将其输入到DDS。 第三张图是输入到 DDS 的相位增量值。 底部的十六进制值只是状态机状态，用于演示每个状态如何与 DDS 控制关联。 ://docs.xilinx.com/v/u/en-US/pg141-dds-compiler 总结 希望这个简单的 DDS 示例对您有所帮助。
2.6K31编辑于 2023-02-14 - 来自专栏开源FPGA
基于Vivado调用ROM IP core设计DDS
DDS直接数字式频率合成器（Direct Digital Synthesizer） 下面是使用MATLAB生成正弦波、三角波、方波的代码，直接使用即可。 1 t=0:2*pi/2^12:2*pi 2 y=0.5*sin(t)+0.5; 3 r=ceil(y*(2^8-1)); %将小数转换为整数，ceil是向上取整。 0 15 fprintf(fid,'\n'); 16 end 17 end 18 fclose(fid); 19 t=1:1:2^12; 20 y=(t<=2047); 21 r=ceil(y*(2^8- 2^12; 38 y=[0.5:0.5/1024:1-0.5/1024, 1-0.5/1024:-0.5/1024:0, 0.5/1024:0.5/1024:0.5]; 39 r=ceil(y*(2^8- 这是DDS的原理图，DDS并没有像它的名字一样说的那么玄乎，它的核心便是控制频率的fword字输入，和相位字pword输入，最后调用IP核查找表即可，代码也十分简单，下面给出DDS design代码。
1.7K50发布于 2018-01-05 - 来自专栏国产自主可控存储
8TBLRMs存储模块
LRMs存储模块.jpg 该存储模块容量为8TB，适用于军用飞机，符合军用飞机可靠性设计准则，采用领存自主可控主控芯片SSD，通过SAS接口对外提供块级文件存、取服务，具备异常掉电数据保护功能以及物理自毁和逻辑自毁功能 ；整个存储模块采用宽温设计，以及超强LDPC+BCH混合纠错算法，大幅提升产品可靠性，并使产品寿命比市场同类介质产品增加3倍以上，对外提供8路读写400MB/路传输性能，整盘顺序写入速率高于3000MB 本模块为定制ASSAC结构标准模块，背板电气接口采用158厂LRM数模混装盲插连接器实现物理互联； 6对电源接口；8路数据接口；4路销毁接口； 233.4mm*160mm*24mm 尺寸3U，170.6 *100*20.83mm 容量最大8TB 工作温度：-40°C~85°C 支持TRIM及NO-TRIM，在没有TRIM支持的条件下，仍可以保证性能与TRIM一直； 加密：AES128/256bit; 内置钽电容 ，支持异常掉电数据保护； 纠错能力：80bit@512Byte; 单模块功耗30W； 物理销毁功耗70W； 具备短路保护功能； 直流+28V供电，为两线制，28V及其回线 该模块为领存技术在国产军工存储模块的又一先进力作
73100发布于 2018-07-05 - 来自专栏EMQ 物联网
QUIC 双向认证、DDS 代理功能升级
} }NanoMQ 的 MQTT over TCP 部分采用的是 MbedTLS 库进行加解密，与标准的 TCP 连接不同，QUIC 部分采用的是 MsQUIC 子模块项目内置的 forward_rules = { ## DDS to MQTT dds_to_mqtt = { from_dds = "MQTTCMD/topic1" to_mqtt = "DDS/topic1" struct_name = "remote_control_result_t" } ## MQTT to DDS mqtt_to_dds 目前虽然有了自动化代码生成工具，但 DDS Porxy 功能编译安装过程较为繁琐，对于不熟悉工程结构和 DDS 操作的用户来说比较困难。 此功能的讨论：点击查看在 NanoNNG 模块中更新了新的 nng_mqtt_quic_open_conf API 用于开启 QUIC 连接。
2K50编辑于 2023-04-07 - 来自专栏云深之无迹
迷人的DDS数字下变频（YUNSWJ 仿真版）
亲爱的看官，昨天后半夜没忍住，写了一个高速 ADC，其实表面参数之外，还有很多值得研究的东西，比如这么大的采样率，后面究竟在处理什么？
23410编辑于 2026-01-07 - 来自专栏C++开发学习交流
【C++】DDS：FastDDS环境配置与使用示例
：https://fast-dds.docs.eprosima.com/en/latest/ FastDDS的前身是Fast-RTPS，实现了许多 DDS 规范。 2-8-1 安装包里，install.sh会自动安装各种依赖，然后进入src目录下，分别构建以下库： foonathan_memory_vendor，一个 STL 兼容的 C++ 内存分配器 库。 /install.sh # 安装了：git、build-essential、cmake、libssl-dev、libasio-dev、libtinyxml2-dev、openjdk-8-jre-headless /dds/publisher/Publisher.hpp> #include <fastdds/dds/publisher/DataWriter.hpp> #include <fastdds/dds/publisher /dds/subscriber/Subscriber.hpp> #include <fastdds/dds/subscriber/DataReader.hpp> #include <fastdds/dds
7.1K11编辑于 2024-07-24 - 来自专栏希里安
k8s-pod模块开发
前两天，我们是开发获取node相关的信息的模块，今天我们就来看看如何使用go开发获取k8s集群中pod相关的信息。 示例代码可以借助AI生成或者自己查资料编写，这里先给出go调用k8s集群的pod接口的代码： package main import ( "context" "fmt" "os" "path/filepath " "time" "k8s.io/client-go/kubernetes" "k8s.io/client-go/tools/clientcmd" "k8s.io/client-go/util/homedir 我们先来捋一捋，如果你不是用go开发而是使用其他语言，那怎么调用k8s集群的接口获得你想要的信息呢，这里就要用到客户端库了。 所以围绕k8s开发，首先就需要对k8s的api要很熟悉，不然就算有数据，也不知道如何灵活调用以供自己业务使用。好了，今天的分享就到这了，感兴趣的朋友快去尝试，别忘了点赞关注呀！
34820编辑于 2023-10-30 - 来自专栏C++开发学习交流
【C++】DDS：OpenDDS环境配置与使用示例
Distribution Service）是一个开源的、高性能的实时数据分发和通信框架，符合OMG（Object Management Group）发布的Data Distribution Service（DDS
2K10编辑于 2024-07-24 - 来自专栏叽叽西
8. git-submodule 子模块
git submodule init ：初始化子模块 git submodule update ：更新子模块 git submodule foreach git pull： 拉取所有子模块 git submodule foreach git checkout -- .： 所有子模块进行 checkout -- . 子模块的添加 git submodule add <url> <path> 其中，url 为子模块的路径，path 为该子模块存储的目录路径。 git clone project.git project3 –recursive 子模块的更新 子模块的维护者提交了更新后，使用子模块的项目必须手动更新才能包含最新的提交。 在项目中，进入到子模块目录下，执行 git pull 更新，查看 git log 查看相应提交。 完成后返回到项目目录，可以看到子模块有待提交的更新，使用 git add，提交即可。
96920编辑于 2022-05-17 - 来自专栏机器人课程与技术
ROS2编程基础课程--DDS
ROS 2和不同的DDS / RTPS供应商 ROS 2 is built on top of DDS/RTPS as its middleware, which provides discovery 本节详细介绍采用DDS实现和（或）DDS的RTPS有线协议的缘由，但先总述一下，DDS是一个端到端的中间件，它提供了ROS系统相关的功能，例如分布式发现（并不是ROS 1采用的集中式，如roscore） Full support until alpha 8.* 支持暂停。 完全支持直到alpha 8 ADLINK Opensplice Apache 2, commercial rmw_opensplice_cpp Partial support. 虽然ROS 2为常见用例提供了一些QoS配置文件，但使用DDS中定义的策略允许ROS用户利用现有DDS文档的庞大知识库来为其特定用例配置QoS配置文件。
1.7K41发布于 2019-09-18 - 来自专栏烂笔头
Python标准库笔记(8) — pprint模块
目录[-] pprint —— 更美观的打印数据结构 pprint 模块包含一个“美观打印器(PrettyPrinter)”，用于产生美观的数据结构视图。 , (4, ['o', 'p', 'q']), (5, ['r', 's', 't''u', 'v', 'x', 'y', 'z']), ] 1.Printing 使用 pprint 模块的最简单方法是调用 from pprint_data import data logging.basicConfig( level=logging.DEBUG, format='%(levelname)-8s
1.1K50发布于 2018-04-23 - 来自专栏机器人课程与技术
ROS2和DDS學習筆記
參考資料鏈接： ROS on DDS：http://design.ros2.org/articles/ros_on_dds.html ROS 2 and different DDS/RTPS vendors ：https://index.ros.org/doc/ros2/Concepts/DDS-and-ROS-middleware-implementations/ ROS2 + DDS: When ROS2 and DDS? More technical Pub/Sub model difference between ROS and DDS DDS Participant, topic, publisher, subscriber but not using the ROS2 API over DDS.
1.4K30发布于 2019-08-15 - 来自专栏FPGA技术江湖
源码系列：基于FPGA的任意波形发生器（DDS）设计（附源工程）
之后我们取累加器的高8位，去寻址波形数据，对应点的还是个数一样的。 设计架构 根据上述的原理图分析，本设计的架构如下图： 架构图中的端口功能描述如下表： dds_addr模块是实现相位累加器的模块，这里用参数来调制FWORD和PWORD的值，累加之后，将地址高八位（addr_out 打开sin.mif后，如下图所示： dds_addr模块代码： 这里我们以初始相位为180度，频率为5KHz为例： module dds_addr (clk, rst_n, addr_out); wire [7:0] addr_out; //8位地址，对应到ROM内的数据 /*****相位累加器模块*****/ dds_addr dds_addr_inst( .address ( addr_out ), .clock ( clk ), .q ( q ) ); endmodule 仿真测试 dds_tb顶层模块的测试模块： `timescale
75310编辑于 2025-01-02 - 来自专栏全栈程序员必看
at24c02模块怎么用_AI8C模块参数
AT24C02模块 ---- 一、STM32专栏目录 二、Linux专栏目录 三、Android专栏目录 ---- AT24C08支持的时序为IIC，IIC详细介绍请看《I2C协议 7、读写操作时序 7.1、向指定地址写一个字节 /* 函数功能：向AT24c02指定地址写一字节数据 */ void At24c02_Write_OneByte(u8 addr,u8 data addr,u8 *data,u8 len) { u8 i=0; IIC_Start(); IIC_Write_Byte(At24c02_Write_Addr);//发送写地址0XA0 if(IIC_Check_Ack /* 函数功能：对AT24C02指定地址页内写数据 */ void At24c02_Write_Page(u8 addr,u8 *data,u8 len) { u8 i=0; IIC_Start() addr,u8 *data,u8 len) { u8 write_len=16-addr%16;//起始页剩下的空间 if(write_len>len)write_len=len; while(1)
75710编辑于 2022-11-17
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号