- 综合排序
- 最热优先
- 最新优先
- 来自专栏刘旷专栏
ARM加速更迭，国产替代迎新战机
随着众多厂商的入局以及ARM技术优势的显现，ARM架构在数据中心服务器市场的渗透率正在逐年提升，基于此业内甚至不时发出ARM时代到来的感叹。 ARM架构加速渗透根据TrendForce数据预测，随着云数据中心采用推动的逐渐增长，预计到2025年，ARM架构在数据中心服务器市场渗透率将达到22%。 ARM服务器崭露头角其实，ARM早就对服务器芯片市场“垂涎已久”，怎奈ARM在整个市场的发展并不如意，其也曾经几度在服务器市场折戟。 据ARM的最新统计数据显示，基于ARM架构的芯片出货量已经累计突破了2000亿颗，其中第一个1000亿颗用了26年时间，但第二个仅用了4年即已经完成，足见ARM架构在新应用环境下的增长之快，而这种快速增长离不开其长期坚持 不难预见在技术革新加速的今天，依托国内规模庞大的物联网生态和信创软件生态，国内操作系统有望利用内外部机遇，寻找到破除“缺芯少魂”卡脖子困境的最优解。
56920编辑于 2022-08-13 - 来自专栏TencentOS-tiny
ARM探索之旅03 | 如何使用 ARM FPU 加速浮点计算
4. arm-none-eabi-gcc测试结果 使用STM32CubeMX生成makeifle工程，修改makeifle中的等级为-O0，设置为软件浮点计算： ? 三、使用 ARM FPU 加速浮点计算 1. 如何使能FPU硬件 ARM Cortex - M4内核中将 FPU 作为协处理器设计的，所以通过设置协处理器访问控制（CPACR，Co-processor access control register 四、使用Julia测试FPU加速性能 1. 测试准备 需要准备一份裸机工程，具有屏幕打点显示功能和串口打印功能。 Keil(https://www.keil.com/support/man/docs/armclang_ref/armclang_ref_chr1392305424052.htm) [4] ARM Cortex-M3
4.8K20发布于 2021-07-01 - 来自专栏技术杂记
ARM(十二).ADC with IRQ4
EQU 0x4b000090 ;DMA 2 Control DSTAT2 EQU 0x4b000094 ;DMA 2 Status DCSRC2 EQU 0x4b000098 ;DMA 2 Mask trigger DISRC3 EQU 0x4b0000c0 ;DMA 3 Initial source DISRCC3 EQU 0x4b0000c4 EQU 0x4b0000d4 ;DMA 3 Status DCSRC3 EQU 0x4b0000d8 ;DMA 3 Current source DCDST3 EQU 0x4b0000dc ;LCD control 3 LCDCON4 EQU 0x4d00000c ;LCD control 4 LCDCON5 EQU 0x4d000010 ;LCD control 5 *************************************************************************/ startup_head.s 作为头文件，定义了 ARM
53920发布于 2021-09-01 - 来自专栏嵌入式程序猿
ARM cortexM4异常处理(2)
上次课程我们简单讲解了异常的一些基础知识，希望对大家有所帮助，今天我们来看看异常在向量表中的位置，异常的入口和返回。 中断向量表 有人会问，不是讲异常吗，怎么讲到中断向量表，其实我们在前面提高过，异
1.1K70发布于 2018-04-10 - 来自专栏嵌入式程序猿
ARM cortexM4 异常处理(1)
在嵌入式开发中，尤其是在ARM的程序开发中，对异常的处理起着至关重要作用，那么cortexM4内核是如何管理异常的呢？
1.6K110发布于 2018-04-10 - 来自专栏云实例评测
免费易用 ，腾讯Arm云实例评测 - AI推理加速
腾讯CVM标准型SR1是腾讯云推出的首款搭载ARM架构处理器的新一代CVM标准型计算实例规格。 SR1基于全核一致主频3.0GHz的Ampere Altra处理器，实例核数从1核到64核，并支持1: 2、1: 4等多种处理器与内存配比，相对x86架构实例为用户提供卓越的性价比。
6.4K390编辑于 2022-06-23 - 来自专栏嵌入式程序猿
ARM cortex-M4 软件复位设计
在嵌入式开发项目过程中，经常需要执行软件复位，基于ARM cortex-M4核的芯片，通过控制系统控制模块(System Control Block)的中断和复位寄存器可以实现设备的软件复位, 这种复位实现软件从开始运行 寄存器介绍 基于ARM cortex-M4内核的芯片软件复位功能的实现是通过应用中断和复位控制寄存器(AIRCR)实现的,复位只与寄存器中的第2位，16~31位有关。下图是寄存器位的详细描述。 ? 一种是直接调用ARM公司提供的core_cm4.h文件中的复位函数。对照寄存器，这个函数应该很好理解，ARM公司提供的是内联函数。 内核的知识需要参考ARM官方文档，基于ARM cortex-M4内核的芯片，可以参考ARM官方文档DUI0553A_cortex_m4_dgug，飞思卡尔kv4xMCU的复位同样涉及到ARM cortex-M4 内核的操作，在飞思卡尔参考手册上是没有详细信息的，需要参考ARM的官方文档，建议大家在学习ARM时候，需要熟悉下内核知识。
2.6K40发布于 2018-04-10 - 来自专栏嵌入式程序猿
ARM cortex M4异常处理(完)
故障处理 故障处理是异常的子集，故障的产生主要由下列方式： 总线错误：包括去指令和中断向量表装载以及数据存取 内部检测错误，像未定义的指令 在包含MPU的设备上，试图存取操作未托管的区域引起MPU故障
1.3K50发布于 2018-04-10 - 来自专栏晓飞的算法工程笔记
简单的特征值梯度剪枝，CPU和ARM上带来4-5倍的训练加速 | ECCV 2020
论文通过DBTD方法计算过滤阈值，再结合随机剪枝算法对特征值梯度进行裁剪，稀疏化特征值梯度，能够降低回传阶段的计算量，在CPU和ARM上的训练分别有3.99倍和5.92倍的加速效果undefined General Dataflow *** 卷积层通常包含4个阶段：推理、特征值梯度回传、权值梯度计算和权值更新。 [1240] 在不同的设备上进行加速效果验证。 Conclustion *** 论文通过DBTD方法计算过滤阈值，再结合随机剪枝算法对特征值梯度进行裁剪，稀疏化特征值梯度，能够降低回传阶段的计算量，在CPU和ARM上的训练分别有3.99倍和5.92 倍的加速效果。
85320发布于 2020-09-08 - 来自专栏嵌入式程序猿
ARM coretex M4 系统定时器
系统定时器SysTick简介 今天我们来讲讲ARM cortex M4核系统定时器system Timer，处理器核有一个24位的系统定时器SysTick，可以用来作为系统工作的滴答时钟，从装载值向下计数到零 关于这些寄存器的具体位定义可以参考ARM官方文档，这里不在赘述，在编程使用操作系统定时器Systick时候，需要仔细阅读这些寄存器的含义。 Systick的异常中断号是15. 软件方案 在core_cm4.h文件中，ARM已经提供了对系统定时器的操作函数 /** \brief System Tick Configuration The function initializes 如果是自己编码实现，建议按照ARM官方文档的说明进行操作，其实小猿建议大家使用ARM或者芯片厂商提供的已有函数。 嵌入式 程序猿 微信号:InterruptISR
1.9K40发布于 2018-04-10 - 来自专栏冬雷博客
甲骨文ARM DD重装系统并开启BBR加速详细教程
/debi.sh --architecture arm64 --user root --password iDongLei 重启 sudo shutdown -r now 根据大佬脚本描述，30秒即可执行完毕 开启BBR 方法 输入以下代码到SSH终端，然后回车即可开启BBR echo "net.core.default_qdisc=fq" >> /etc/sysctl.conf echo "net.ipv4. 如果终端打印以下内容，即为开启成功 net.ipv4.tcp_available_congestion_control = reno cubic bbr image.png 查看BBR是否启动 lsmod | grep bbr 打印以下代码即为已启动 root@arm:~# lsmod | grep bbr tcp_bbr 24576 7 拓展 上面所讲述的是Oracle （甲骨文）ARM系统重装Debian11的过程，如果需要AMD系统的DD网络重装教程，请看： 甲骨文DD重装系统，甲骨文DD Debian 9/10/11或Windows详细教程汇总
12.7K50编辑于 2022-04-26 - 来自专栏全栈程序员必看
ARM 架构简介_芯片arm架构
1985年4月26日，第一台原型机在 Acorn 的剑桥办公室中开始运行代码，那时它被称为”Acorn RISC Machine”，随着 Acorn 公司转向衰落，处理器设计部门被分了出来，组成了一家新公司 这里扩展下状态寄存器 Program status register: 左边28到31位是ALU条件代码，由数据处理指令进行可选设置，并由条件指令进行测试，还有4个额外的状态位GE位，用于记录来自SIMD ANDS r4, r4, #0x20 这是一个逻辑AND指令，注意这个AND有个后缀’S’，这指定将CPSR中的ALU条件代码设为反映该结果，ARM数据处理运算默认情况下不影响条件代码，所以使用这个’S STRNEB r2, [r3, r4] 这是存储指令，只有在NE条件有效时才会执行操作，其次它是一个字节层面的存储，它将r2中最不重要的字节存储到r3加r4得到的内存位置上。 下面让我们进一步地剖析ARM的实现原理。 ARM 的技术实现 要想深入理解ARM的实现原理是个很大的学习工程，这里一样希望读者读后能对ARM起到一个总体的认识，后续可以进一步的深入学习。
3.8K40编辑于 2022-11-04 - 来自专栏贾志刚-OpenCV学堂
最新发布 | OpenVINO扩展模块支持原生Pytorch模型转换与ARM CPU加速
为什么有扩展模块 发布|OpenVINO扩展模块支持原生Pytorch模型转换与ARM加速 OpenVINO刚刚不久之前发布了新版本OpenVINO2021.3版本，其中最引入关注的是有了OpenVINO 当前扩展模块主要包括三个部分 arm_plugin 支持深度神经网络的ARM CPU加速推理 java_api 支持Java的SDK了，什么意思，就是Java程序员也可以使用推理引擎了。 其中arm支持给出测试demo是在树莓派4B上面，演示程序运行如下： ? 支持32FP与16FP的模型精度，不支持INT8。 ? 为了让大家更好得理解与使用OpenVINO框架，我特别整理了OpenVINO计算机视觉加速的学习路径，图示如下： ?
2K30发布于 2021-04-21 - 来自专栏全栈程序员必看
arm指令周期_arm指令sub
3.无条件跳转语句和跳转语句成功跳转，需要重新填充流水线，因此至少需要3个周期 4.跳过条件不满足的指令只需要花1个周期 （以上周期应该是指各指令包含的机器周期数） 时钟周期: 振荡周期，即CPU主频。 现在的处理器的大部分指令(ARM、DSP)均采用单周期指令，比如CLR,MOV等。多周期指令，比如转移指令、乘法和除法指令。
2.8K30编辑于 2022-09-27 - 来自专栏物联网学习
ARM NEON卷积神经网络加速简介-技术创作101训练营
为了加速乘法运算，可以使用ARM-NEON技术，比如ncnn就依据此类技术实现，除了ncnn外，ARM还提供了官方的基于NEON技术的计算库ARM Compute Library以及专为深度学习设计的ARM Winogard变换] 在不更换硬件平台的情况下，可以使用ARM NEON技术更好地发挥硬件性能。基于ARM NEON技术的矩阵乘法加速可以理解为利用矩阵乘法并行性，如图3所示。 矩阵乘法并行性] 2.3 卷积神经网络转换矩阵乘法 如果为了使用GEMM方法进行卷积神经网络加速，需要将卷积神经网络中的卷积层计算转换成矩阵乘法，然后利用GEMM进行加速，卷换过程如图4所示。 [Figure 4. [卷积计算转换矩阵乘法](https://hal.inria.fr/inria-00112631/document)] 三、总结 通过ARM NEON技术进行卷积神经网络加速，可以采用的路径有： 1.参考
2.7K53发布于 2020-09-23 为加速自研芯片研发，Arm挖来了亚马逊AI芯片掌门人
虽然Arm公司一直都是一家仅提高半导体IP/指令集授权的企业，并且基于Arm架构的芯片已经几乎无处不在，绝大多数的智能手机、平板电脑都是基于Arm架构的芯片，此外众多的物联网芯片、汽车芯片，乃至一些PC 芯片和服务器芯片也都是基于Arm架构。 但是，Arm并不满足于仅仅是提供IP技术授权。 Arm甚至还希望自研芯片来直接销售给客户。 目前尚不清楚 Arm自研芯片进展如何，但拥有丰富的芯片研发经验的Rami Sinno的加入，或将进一步助力Arm公司自研芯片项目。 编辑：芯智讯-浪客剑
14810编辑于 2026-03-20- 来自专栏全栈程序员必看
ARM基础了解_arm编程架构
ARM 处理器家族 早起经典处理器 包括ARM7、ARM9、ARM11等，Cortex-A系列是它们的升级版 从ARM11之后就变成了Cortex系列 Cortex-M系列 控制 ARM的内核是基于RISC（精简指令集）体系结构的 SOC的概念 片上系统 指的是在单个芯片上集成一个完整的计算机系统，所谓完整的系统一般包括中央处理器（CPU）、存储器、以及外围电路等。 STM32F0/F1是指某一款SOC intel、ARM是指SOC里面的CPU 半导体厂商：意法半导体（ST） ---- ROM RAM ROM 只读存储器(read only memory)，英文简称
1.5K20编辑于 2022-11-10 - 来自专栏小小挖掘机
一行代码将Pandas加速4倍
当你使用 4 核(现代 Intel i5)或 6 核(现代 Intel i7)时，情况会变得更糟。pandas 的设计初衷并不是为了有效利用这种计算能力。 Modin是一个新的库，通过在系统所有可用的 CPU 核上自动分配计算来加速 pandas。 因此，并不是所有的 pandas 功能都被完全加速了。如果你在 Modin 中尝试使用一个还没有被加速的函数，它将默认为 panda，因此不会有任何代码错误或错误。 import ray ray.init(num_cpus=4) import modin.pandas as pd 在处理大数据时，数据集的大小超过系统上的内存(RAM)的情况并不少见。 希望你发现 Modin 至少在一些情况下对加速 panda有用。
4.1K10发布于 2019-12-11 - 来自专栏Datawhale专栏
一行代码将Pandas加速4倍
当你使用 4 核(现代 Intel i5)或 6 核(现代 Intel i7)时，情况会变得更糟。pandas 的设计初衷并不是为了有效利用这种计算能力。 Modin是一个新的库，通过在系统所有可用的 CPU 核上自动分配计算来加速 pandas。 因此，并不是所有的 pandas 功能都被完全加速了。如果你在 Modin 中尝试使用一个还没有被加速的函数，它将默认为 panda，因此不会有任何代码错误或错误。 import ray ray.init(num_cpus=4) import modin.pandas as pd 在处理大数据时，数据集的大小超过系统上的内存(RAM)的情况并不少见。 希望你发现 Modin 至少在一些情况下对加速 panda有用。
3.8K10发布于 2019-12-09 - 来自专栏CreateAMind
超GFlowNet 4个数量级加速
(AO-ARM) [20], ARM [30], GFlowNet [39, 76], Discrete Flow4[65] and Probabilistic Circuit (PC)5[45]. 4个数量级的加速 摘要 我们介绍边缘化模型（MMs），这是一种新的用于高维离散数据的生成模型家族。 MAM和AO-ARM都使用了一个包含4个ResNet块和注意力层的U-Net架构（详见附录B）。 报告了平均斯皮尔曼和皮尔逊相关系数，以衡量给定模型与AO-ARM-E之间边缘推断似然的相关性强度。MAM在边缘推断中实现了接近4个数量级的加速，同时与AO-ARM-S的质量相当。 正如在第4.3节中描述的那样，ARM-MC梯度具有高方差，无法收敛。它也往往会崩溃并收敛到单个样本。MAM在边缘推断方面具有显著的加速，并且是唯一支持任意阶生成建模的模型。
37510编辑于 2024-06-04
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号