首页
学习
活动
专区
圈层
工具
发布
    • 综合排序
    • 最热优先
    • 最新优先
    时间不限
  • 来自专栏芯片工艺技术

    对准机

    临时 (3)对准技术 对转技术可以分为与实时图像对准和预先存储的对准标记对准两类。 存在两种可以满足面对面式的3D晶圆级的对准方法:   SUSS MicroTec的ISA技术,该方法采用在上、下晶圆之间插入光学镜头的方式进行成像对准   采用EV Group的SmartView对准系统 叠加投影技术已被用于晶圆熔融的高精度IR对准工艺流程。 6质量检测   质量测试是指对对准精度、强度以及界面空隙的检测 对准精度   如果晶圆中有一个是透明的,可采用IR或BSA对准显微镜进行对准金固定测量 强度   Tong和Gosele 高分辨率的声学显微镜 界面空隙鉴别的方法包括:   X射线断层扫描、破坏性切割分析及界面刻蚀表征空隙等

    1.6K20编辑于 2022-06-08
  • 来自专栏先进封装

    绝缘涂层线第二焊点技术 *两段式Pro-Stitch*

    采用两段的主要目的是为更好去除线的绝缘涂层,提高第二焊点Pull Stitch特别是针对BOSB(Bond-Stitch-On-Ball)改善Bump Ball 涂层粘附问题,提高Stitch Bond的拉力强度,有效改善StitchBond可性。 2nd 技术20µm绝缘涂层线第二焊点技术参数推荐2泰豐瑞電子绝缘涂层线2nd合流程分解图

    9500编辑于 2025-09-21
  • 来自专栏芯片工艺技术

    晶圆技术

    为了达到良好的质量,通常需要对欲的晶片进行前期准备,主要通过表面处理、预及热处理三个过程。进行表面处理之前, 4.界面的性质 (1)界面的位错和空洞。    除了硅硅直接这种同质材料之外,大部分都是通过异质材料进行。而由于两个的材料不同,晶片之间必然存在着热失配及晶格失配等问题。 晶片的表面悬挂越多,表面能越大,合时两个晶片之间的原子越容易相互作用。而界面处随着原子的不断相互作用形成越来越多的共价晶片的界面越牢固,强度越大。 (4)界面的能公式表示为:   其中,x表示界面的表面能,n为成密度,Eb为每根键的能量。同质材料的能为表面能的二倍,即2 }1;异质材料的能为晶片的平均表面能。 待晶圆精密对准   放置于后续所需的固定传输夹具中   在腔体中对准后进行   室实时监测温度、压力及气氛   对后的晶圆进行冷却   后质量检测 2.表面预处理——用于表面改性或清洗

    1.9K20编辑于 2022-06-08
  • 来自专栏芯智讯

    SK海力士:HBM5将转向3D封装及混合技术!

    此外,到了HBM5 架构可能再次改变,SK 海力士目前正评估包括2.5D 和3D 系统级封装(SiP)在内的各种方案。 提到未来HBM 技术挑战,李康旭表示在封装、设计面临许多挑战,以封装来说是堆叠数限制,更希望直接结合逻辑芯片和HBM 堆叠,客户目前也对3D SIP 感兴趣,因此3D SIP、存储芯片带宽、结合客户需求和协作 两种封装路线:MR-MUF 和Hybrid Bonding SK 海力士目前的HBM 产品主要采用MR-MUF 封装技术,具有低压、低温和批量热处理的优势,在生产效率和可靠性优于TC-NCF 制程。 Advanced MR-MUF技术;明年下半年准备出货的12 层HBM4 同样采Advanced MR-MUF 技术;至于后续的16 层HBM4/ HBM4E 将同步采用Advanced MR-MUF 和混合

    53910编辑于 2024-09-12
  • IGBT 芯片平整度差,引发线与芯片连接部位应力集中,失效

    一、引言在 IGBT 模块的可靠性研究中,线失效是导致器件性能退化的重要因素。研究发现,芯片表面平整度与线连接可靠性存在紧密关联。 二、IGBT 结构与工作应力分析IGBT 模块的结构通常由线(多为金线或铝线)连接芯片电极与基板引线框架构成。 在芯片与基板的界面处,不平整的表面会导致线在连接点附近产生较大的弯曲变形,这种变形会在界面形成应力集中。 四、失效的典型模式与实验验证(一)界面开裂在应力集中作用下,线与芯片电极的连接界面易出现微裂纹。随着器件反复热循环,裂纹会逐步扩展,最终导致界面完全开裂。 扫描电镜(SEM)观察发现,失效样品的界面普遍存在明显的应力腐蚀痕迹。激光频率梳3D光学轮廓测量系统简介:20世纪80年代,飞秒锁模激光器取得重要进展。

    32010编辑于 2025-09-02
  • 半导体先进封装技术深度解析:芯粒、异构集成、混合与逆向混合

    IHB通过“先进行直接铜,再进行气相介电质填充”的逆向工艺流程,从根本上解决了传统混合的“颗粒物瓶颈”。 TSMC的CoWoS、InFO,以及Intel的EMIB、Foveros等2.5D/3D封装技术,正是这场革命的基石。 图4:混合工艺流程:先进行介电质,再通过退火完成铜互连。 对于混合而言,这些颗粒物是“天敌”。 4.1 支柱一:构建可靠的直接铜基础研究的第一步是确保能够实现高质量的铜-铜直接

    1.4K20编辑于 2025-10-09
  • 来自专栏python3

    3D快捷

    快捷   全局选项:   Alt + 鼠标滚轮 上/下使窗口 透明/不透明   程序切换:  Alt + Tab:在当前工作台中切换窗口  Ctrl + Alt + Tab:在所有工作台中切换窗口 点击一个窗口缩放它到前台)  右上角(关键区域):当前工作台  显示桌面(看当前立体面的桌面):  右下角(关键区域):开/关  立方体旋转:  Ctrl + Alt + 左/右方向: 立体地切换桌面  Ctrl + Shift + Alt + 左/右方向:把活动窗口移到左/右工作台  Ctrl + Alt + 鼠标左键并拖曳:手动旋转立方体  缩放:  Win + 鼠标右键

    1.2K30发布于 2020-01-15
  • 提高晶圆 TTV 质量的方法

    关键词:晶圆;TTV 质量;晶圆预处理;工艺;检测机制一、引言在半导体制造领域,晶圆技术广泛应用于三维集成、传感器制造等领域。 二、提高晶圆 TTV 质量的方法2.1 前晶圆处理前对晶圆的处理是提高 TTV 质量的基础。 同时,可对晶圆进行预处理,通过低温等离子体活化等方式,改善晶圆表面活性,为高质量奠定基础 。2.2 工艺优化工艺参数对 TTV 质量影响显著。 优化温度,根据晶圆材质和材料特性,确定合适的温度范围。温度过高可能导致晶圆变形,增大 TTV;温度过低则强度不足 。 此外,优化合时间,避免时间过长或过短,确保过程充分且稳定,减少因不充分或过度带来的 TTV 问题 。2.3 后检测与调整建立高效的后检测机制是保证 TTV 质量的关键。

    33010编辑于 2025-05-26
  • 来自专栏硅光技术分享

    光学引线技术 (photonic wire bonding)

    https://www.quora.com/What-metals-are-generally-used-in-electrical-wires-cables) 借鉴金属打线的思路,人们提出了光学引线的方案 (图片来自文献1) 该方法与3d激光直写波导(可参看光芯片的材料体系比较)非常相似,区别在于所选取的材料,PWB的材料为光刻胶,形成波导后会清洗掉没有曝光的光刻胶,而激光直接波导通常所选取的材料为玻璃 以上是对光学引线方案的介绍,该方案的想法非常简单,但技术瓶颈较高,需要多年的工艺积累。

    7.1K53发布于 2020-08-13
  • 论金丝引线的影响因素

    金丝对设备性能和人员技能的要求极高,有针对性地控制好各个关键点,通过对金丝引线整个生产过程的全面深入研究,分析劈刀选型、设备调试、超声、温度、压力、产品的可6个主要影响因素。 金丝引线的影响因素对整个过程进行研究分析,金丝引线6个主要影响因素:劈刀选型、设备调试、超声、温度、压力、产品的可性。 如图 6 所示球焊机设备:自动球焊机对送丝的要求高,其通过气控送线和真空回吸的共同作用进行线控,设备整体输入气压不能太大,太大会导致整体线控不稳定,同时回吸真空量设置应合适,能够始终使金丝在过程中呈现直线送丝状态 2.4 温度对的影响温度是金丝引线过程中重要的外加能量驱动,加热台可以加热活化产品面,均有利于产品的生产过程中的管理问题要求高,难度大,属于关键控制工序,生产过程中的管理问题同样需要引起高度重视,主要体现在以下3个方面:操作人员缺乏对本质和设备原理的基础认知。

    65800编辑于 2024-07-01
  • 来自专栏WOLFRAM

    Wolfram|Alpha 化学分步解答:结构与

    本周我们带着更多化学知识回来,以探索分子结构以及与Wolfram|Alpha及其逐步化学产品的。阅读前几周有关化学反应和解决方案的更多信息,并在下周加入我们,进行量子化学的最后一部分! 化学中的结构和是指分子中原子的位置以及将这些原子保持在一起的位置。分子通过组成分子的原子之间的化学结合在一起。 理解分子结构与所涉及的电子之间的相互作用有助于新分子的设计,化学反应的控制以及对周围分子的更好理解。 为了掌握与结构和相关的计算,分步解决方案提供了逐步指导,可以一次查看一次,也可以一次查看全部。例如,继续阅读有关Lewis结构、氧化数和轨道杂化的问题。 化学结构 ? SF6中中心原子的轨道杂化是什么? 上周挑战问题的答案 ? 以下是上周化学解决方案挑战性问题的答案。 1.1 老式冰淇淋机中使用的盐浴的最佳比例是5杯冰1杯盐。所得混合物的质量分数是多少?

    88620发布于 2020-06-10
  • 来自专栏等离子设备的应用

    等离子清洗工艺在芯片前的应用

    等离子清洗工艺在芯片前的应用等离子体清洗工艺在IC封装行业中的应用主要在以下几个方面:点胶装片前工件上如果存在污染物,在工件上点的银胶就生成圆球状,大大降低与芯片的粘结性,采用等离子清洗可以增加工件表面的亲水性 引线前封装芯片在引线框架工件上粘贴后,必须要经过高温固化。假如工件上面存在污染物,这些污染物会导致引线与芯片及工件之间焊接效果差或黏附性差,影响工件的强度。 等离子体清洗工艺运用在引线前,会明显提高其表面活性,从而提高工件的强度及引线的拉力均匀性等离子体清洗工艺参数对清洗效果的影响不同的工艺气体对清洗效果影响氩气物理等离子体清洗过程中,氩气产生的离子携带能量轰击工件表面 等离子清洗对芯片前清洗效果的影响经过等离子清洗后,对工件芯片进行接触角测试,试验检测得出:未进行等离子体清洗的工件样品接触角大约在45°~58°;对已经进行过化学等离子体清洗的工件芯片的接触角大约在

    69400编辑于 2023-08-08
  • IGBT 封装底部与散热器贴合面平整度差,引发线与芯片连接部位应力集中,脆断

    研究发现,贴合面平整度差不仅导致散热性能下降,还会通过力学传递路径引发线与芯片连接部位的应力集中,最终造成脆断失效。 这种压力差异通过基板 - 芯片 - 线的力学传递路径逐级放大:散热器施加的局部集中压力经 DBC 基板传导至芯片表面,使芯片产生非均匀形变;芯片形变进一步通过线弧度变化转化为连接部位的拉伸 / 四、脆断的失效模式与实验验证(一)界面脆性断裂在高应力集中区域,线与芯片电极的金属间化合物(IMC)层会优先产生微裂纹。 SEM 观察显示,失效界面存在明显的河流状花样,断裂源多位于球边缘应力集中区。(二)动态疲劳脆断在周期性热 - 力耦合作用下,线颈部发生循环塑性变形,位错堆积形成微孔洞。 激光频率梳3D光学轮廓测量系统简介:20世纪80年代,飞秒锁模激光器取得重要进展。

    30410编辑于 2025-09-03
  • 瞄准先进封装市场,传ASML将开发混合设备

    由于混合制程对超高精度对位有极高需求,因此这类技术正逐步导入混合设备中。 混合是一种用于芯片堆叠与连接的新一代封装技术,与热压(TC bonding)不同,混合不需使用微小金属凸块( bumps ),而是直接将芯片间的铜表面进行接合。 在该制程中,头会拾取芯粒(die),移动至基板或晶圆上,并施加压力,使铜层之间形成直接结。 产业分析师透露,ASML进入混合合领域其实早在预期之中。 应用材料也早已进军先进封装领域,去年应用材料还与贝思半导体合作开发Kynex芯粒对晶圆(D2W)混合系统,并整合了贝思半导体Datacon 8800 Cameo Ultra Plus AC混合设备 另一位知情人士指出,ASML拥有全球最先进的超高精度控制技术之一,其混合技术可能大幅改变现有市场格局。 不过,ASML称,其目前并未推动混合业务。 编辑:芯智讯-浪客剑

    14410编辑于 2026-03-19
  • 来自专栏先进封装

    Au)绝缘涂层线通用性数据表

    绝缘涂层线,通常用于电子元器件、集成电路(IC)封装、电力设备以及其他需要导电连接且同时要求电气隔离的应用中。 绝缘涂层线的主要组成部分1. 材料代码:Tfri11302. 物理特性3. 客户定制>10km绝缘涂层线平均击穿电压(BDV)与涂层厚度关系(客户定制)4. 材料代码:Tfri1130

    7800编辑于 2025-09-21
  • 来自专栏Hadoop数据仓库

    Greenplum 6升级脚本

    /gpadmin/open-source-greenplum-db-6.18.0-rhel7-x86_64.rpm' gpstart -a 参考:https://docs.greenplum.org/6-

    47610编辑于 2021-12-07
  • 来自专栏全栈程序员必看

    Pygame学习笔记 6 —— 3D游戏

    pygame是是上世纪的产品,虽然不适合最3D游戏,但我可以使用pygame来绘制简单的3D图形,就像在白纸上画立体图形一样。 主要内容: 视觉上的远近、3D空间、绘制一个空间图形 ---- 一、视觉上的远近   人的视觉总是遵循一个原则:近大远小。 return star.x > 0 stars = list(filter(on_screen, stars))   我们不断生成长短不一运动的短线,看起来就像流星一样✨ ---- 二、3D 32) my_font = pygame.font.SysFont("arial", 23) ball = pygame.image.load("ball.png") # 3D 65)) pygame.display.update() if __name__ == "__main__": run() 下面就是我们最终的效果啦: ---- 第 6

    1.4K10编辑于 2022-09-01
  • 来自专栏3D视觉从入门到精通

    3D视觉技术的6个问答

    前言 自从加入学习圈「3D视觉技术」以来,与小伙伴们一起讨论交流了近200多个学术问题,每每遇到一些令我难以回答的问题,我都会为自己学识有限而深感焦虑。 今从中挑选六个3D视觉技术的问答,但愿也能让更多小伙伴受益,一起学习,多多交流,更进一步~ 六个问答 问答1: 我们一般用的镜头是定焦镜头,那么我们在镜头上调焦,让模糊的的图像变清晰,这是什么过程? (6-Dof pose estimation)有哪些主流方法? “BOP: Benchmark for 6D Object Pose Estimation”中:对各种方法进行了估计还有测试。 用多张不同角度2D图像的表面特征,直接处理相应的2D图片信息从而进行3D物体识别和探测,这样就可以直接利用二维图像上成熟的CNN技术。

    72010发布于 2020-12-11
  • 来自专栏光芯前沿

    ISSCC 2026:Nvidia展示7nm EIC+65nm PIC混合的256Gbs DWDM 3D堆叠CPO光互连芯片

    3D混合合集成工艺:高密度低寄生的光电协同设计 链路采用3D堆叠集成工艺,将7nm FinFET工艺的电子集成电路(EIC)面对面堆叠在65nm SOI硅光子(SiPh)工艺的光子集成电路 (PIC)之上,二者通过混合技术实现互连,最大限度降低了光电接口的寄生参数,同时提升了接收机的信号灵敏度。 芯片布局采用光电通道一一对应的协同设计,混合焊盘的节距为9μm,通过将集成PD的微环精准布局在对应电通道的正下方,大幅缩短了TX驱动器到TX微环、RX PD到RX TIA的布线距离,从物理层面降低了互连寄生 全通道并行传输测试中,所有TX通道均以32Gb/s速率传输不同种子的PRBS31伪随机码,FWDCLK通道配置为16GHz半速率时钟,热调谐环路将所有微环锁定至对应目标波长,由RX6通道接收FWDCLK ◆ 总结 本次提出的半速率带通滤波时钟转发DWDM光链路,基于7nm EIC与65nm PIC的3D混合堆叠工艺,通过架构创新解决了传统转发时钟与嵌入式时钟方案的固有缺陷,实现了高速传输

    45910编辑于 2026-03-02
  • 来自专栏章鱼的慢慢技术路

    PhotoshopCS6常用快捷速查

      写此文的起因:这学期开了一门多媒体技术课程,主要学习Photoshop软件的操作和使用,发觉该软件异常强大,而且有许多快捷操作,在学期末时查阅了相关资料,特整理如下,供学习借鉴。 一、工具快捷 ? 二、应用程序菜单快捷 “文件”菜单 ? “编辑”菜单 ? “图像”菜单 ? “图层”菜单 ? “选择”菜单 ? “滤镜”菜单 ? “视图”菜单 ? “窗口”菜单 ? 三、面板菜单快捷3D”面板 ? “历史记录”面板 ? “图层”面板 ?

    69840发布于 2018-06-04
领券