首页
学习
活动
专区
圈层
工具
发布
    • 综合排序
    • 最热优先
    • 最新优先
    时间不限
  • 来自专栏芯智讯

    SK海力士:HBM5将转向3D封装及混合技术!

    此外,到了HBM5 架构可能再次改变,SK 海力士目前正评估包括2.5D 和3D 系统级封装(SiP)在内的各种方案。 提到未来HBM 技术挑战,李康旭表示在封装、设计面临许多挑战,以封装来说是堆叠数限制,更希望直接结合逻辑芯片和HBM 堆叠,客户目前也对3D SIP 感兴趣,因此3D SIP、存储芯片带宽、结合客户需求和协作 两种封装路线:MR-MUF 和Hybrid Bonding SK 海力士目前的HBM 产品主要采用MR-MUF 封装技术,具有低压、低温和批量热处理的优势,在生产效率和可靠性优于TC-NCF 制程。 Advanced MR-MUF技术;明年下半年准备出货的12 层HBM4 同样采Advanced MR-MUF 技术;至于后续的16 层HBM4/ HBM4E 将同步采用Advanced MR-MUF 和混合 (Hybrid Bonding)两种技术,未来堆叠20 层以上产品(如HBM5)则将转向Hybrid Bonding 前进。

    53910编辑于 2024-09-12
  • 来自专栏芯片工艺技术

    对准机

    临时 (3)对准技术 对转技术可以分为与实时图像对准和预先存储的对准标记对准两类。 存在两种可以满足面对面式的3D晶圆级的对准方法:   SUSS MicroTec的ISA技术,该方法采用在上、下晶圆之间插入光学镜头的方式进行成像对准   采用EV Group的SmartView对准系统 叠加投影技术已被用于晶圆熔融的高精度IR对准工艺流程。 可通过对卡箍及隔离垫片运动控制软件的调整实现分步移除,具体过程:   收回卡箍并回缩隔离垫片,此时堆叠晶圆由2枚卡箍夹持   将卡箍放回继续夹持,收回卡箍并回缩隔离垫片   重复上述步骤,知道隔离垫片回缩 (5) 晶圆技术 6)质量检测   质量测试是指对对准精度、强度以及界面空隙的检测 对准精度   如果晶圆中有一个是透明的,可采用IR或BSA对准显微镜进行对准金固定测量 强度   

    1.6K20编辑于 2022-06-08
  • 来自专栏先进封装

    绝缘涂层线第二焊点技术 *两段式Pro-Stitch*

    采用两段的主要目的是为更好去除线的绝缘涂层,提高第二焊点Pull Stitch特别是针对BOSB(Bond-Stitch-On-Ball)改善Bump Ball 涂层粘附问题,提高Stitch Bond的拉力强度,有效改善StitchBond可性。 2nd 技术20µm绝缘涂层线第二焊点技术参数推荐2泰豐瑞電子绝缘涂层线2nd合流程分解图

    9500编辑于 2025-09-21
  • 来自专栏芯片工艺技术

    晶圆技术

    (5)能量条件:在热处理的过程中,温度可能会造成表面残余物质的化学反应,过程中引入热应力导致形变等对器件不利的结果。    为了达到良好的质量,通常需要对欲的晶片进行前期准备,主要通过表面处理、预及热处理三个过程。进行表面处理之前, 4.界面的性质 (1)界面的位错和空洞。    除了硅硅直接这种同质材料之外,大部分都是通过异质材料进行。而由于两个的材料不同,晶片之间必然存在着热失配及晶格失配等问题。 (4)界面的能公式表示为:   其中,x表示界面的表面能,n为成密度,Eb为每根键的能量。同质材料的能为表面能的二倍,即2 }1;异质材料的能为晶片的平均表面能。 待晶圆精密对准   放置于后续所需的固定传输夹具中   在腔体中对准后进行   室实时监测温度、压力及气氛   对后的晶圆进行冷却   后质量检测 2.表面预处理——用于表面改性或清洗

    1.9K20编辑于 2022-06-08
  • IGBT 芯片平整度差,引发线与芯片连接部位应力集中,失效

    一、引言在 IGBT 模块的可靠性研究中,线失效是导致器件性能退化的重要因素。研究发现,芯片表面平整度与线连接可靠性存在紧密关联。 二、IGBT 结构与工作应力分析IGBT 模块的结构通常由线(多为金线或铝线)连接芯片电极与基板引线框架构成。 在芯片与基板的界面处,不平整的表面会导致线在连接点附近产生较大的弯曲变形,这种变形会在界面形成应力集中。 四、失效的典型模式与实验验证(一)界面开裂在应力集中作用下,线与芯片电极的连接界面易出现微裂纹。随着器件反复热循环,裂纹会逐步扩展,最终导致界面完全开裂。 扫描电镜(SEM)观察发现,失效样品的界面普遍存在明显的应力腐蚀痕迹。激光频率梳3D光学轮廓测量系统简介:20世纪80年代,飞秒锁模激光器取得重要进展。

    32010编辑于 2025-09-02
  • 半导体先进封装技术深度解析:芯粒、异构集成、混合与逆向混合

    TSMC的CoWoS、InFO,以及Intel的EMIB、Foveros等2.5D/3D封装技术,正是这场革命的基石。 图4:混合工艺流程:先进行介电质,再通过退火完成铜互连。 图5:IHB工艺流程:先完成稳健的铜-铜直接,再进行气相介电质填充。 填充:采用优化的工艺参数(150℃,1秒脉冲时间),仅从芯片四周进行5个循环的MOF沉积,成功填满了整个5mm x 5mm区域。 它将直接铜的稳健性和金属有机框架(MOF)气相沉积的卓越填充能力完美结合,不仅展示了在5µm间距下实现高密度互连的巨大潜力,更为硅-玻璃集成、下一代HBM等前沿领域开辟了新的技术路径。

    1.4K20编辑于 2025-10-09
  • 来自专栏python3

    3D快捷

    快捷   全局选项:   Alt + 鼠标滚轮 上/下使窗口 透明/不透明   程序切换:  Alt + Tab:在当前工作台中切换窗口  Ctrl + Alt + Tab:在所有工作台中切换窗口 点击一个窗口缩放它到前台)  右上角(关键区域):当前工作台  显示桌面(看当前立体面的桌面):  右下角(关键区域):开/关  立方体旋转:  Ctrl + Alt + 左/右方向: 立体地切换桌面  Ctrl + Shift + Alt + 左/右方向:把活动窗口移到左/右工作台  Ctrl + Alt + 鼠标左键并拖曳:手动旋转立方体  缩放:  Win + 鼠标右键

    1.2K30发布于 2020-01-15
  • 提高晶圆 TTV 质量的方法

    关键词:晶圆;TTV 质量;晶圆预处理;工艺;检测机制一、引言在半导体制造领域,晶圆技术广泛应用于三维集成、传感器制造等领域。 二、提高晶圆 TTV 质量的方法2.1 前晶圆处理前对晶圆的处理是提高 TTV 质量的基础。 同时,可对晶圆进行预处理,通过低温等离子体活化等方式,改善晶圆表面活性,为高质量奠定基础 。2.2 工艺优化工艺参数对 TTV 质量影响显著。 此外,优化合时间,避免时间过长或过短,确保过程充分且稳定,减少因不充分或过度带来的 TTV 问题 。2.3 后检测与调整建立高效的后检测机制是保证 TTV 质量的关键。 5,灵活的运动控制方式,可兼容2英寸到12英寸方片和圆片测量。

    33010编辑于 2025-05-26
  • 来自专栏硅光技术分享

    光学引线技术 (photonic wire bonding)

    https://www.quora.com/What-metals-are-generally-used-in-electrical-wires-cables) 借鉴金属打线的思路,人们提出了光学引线的方案 (图片来自文献1) 该方法与3d激光直写波导(可参看光芯片的材料体系比较)非常相似,区别在于所选取的材料,PWB的材料为光刻胶,形成波导后会清洗掉没有曝光的光刻胶,而激光直接波导通常所选取的材料为玻璃 以上是对光学引线方案的介绍,该方案的想法非常简单,但技术瓶颈较高,需要多年的工艺积累。

    7.1K53发布于 2020-08-13
  • 论金丝引线的影响因素

    金丝引线的影响因素对整个过程进行研究分析,金丝引线有6个主要影响因素:劈刀选型、设备调试、超声、温度、压力、产品的可性。 如图 5 所示,球焊劈刀根据前端的形状变化分为很多种。对于效果来说,劈刀前端的整体形状变化越剧烈,稳定性越差。因此,没有深腔近壁需求的产品可首选常规款的劈刀。 2.4 温度对的影响温度是金丝引线过程中重要的外加能量驱动,加热台可以加热活化产品面,均有利于产品的生产过程中的管理问题要求高,难度大,属于关键控制工序,生产过程中的管理问题同样需要引起高度重视,主要体现在以下3个方面:操作人员缺乏对本质和设备原理的基础认知。 基于现实考量,设备往往是多人混用,很容易造成设备管理的混乱和失控,因此应设立设备专人专用专管制度。质量问题的处理措施。

    65800编辑于 2024-07-01
  • 来自专栏WOLFRAM

    Wolfram|Alpha 化学分步解答:结构与

    本周我们带着更多化学知识回来,以探索分子结构以及与Wolfram|Alpha及其逐步化学产品的。阅读前几周有关化学反应和解决方案的更多信息,并在下周加入我们,进行量子化学的最后一部分! 化学中的结构和是指分子中原子的位置以及将这些原子保持在一起的位置。分子通过组成分子的原子之间的化学结合在一起。 理解分子结构与所涉及的电子之间的相互作用有助于新分子的设计,化学反应的控制以及对周围分子的更好理解。 为了掌握与结构和相关的计算,分步解决方案提供了逐步指导,可以一次查看一次,也可以一次查看全部。例如,继续阅读有关Lewis结构、氧化数和轨道杂化的问题。 化学结构 ? 1.1 老式冰淇淋机中使用的盐浴的最佳比例是5杯冰1杯盐。所得混合物的质量分数是多少? 体积到质量的转换需要在两个单独的Wolfram | Alpha查询中完成。 ? ? ?

    88620发布于 2020-06-10
  • 来自专栏等离子设备的应用

    等离子清洗工艺在芯片前的应用

    等离子清洗工艺在芯片前的应用等离子体清洗工艺在IC封装行业中的应用主要在以下几个方面:点胶装片前工件上如果存在污染物,在工件上点的银胶就生成圆球状,大大降低与芯片的粘结性,采用等离子清洗可以增加工件表面的亲水性 引线前封装芯片在引线框架工件上粘贴后,必须要经过高温固化。假如工件上面存在污染物,这些污染物会导致引线与芯片及工件之间焊接效果差或黏附性差,影响工件的强度。 等离子体清洗工艺运用在引线前,会明显提高其表面活性,从而提高工件的强度及引线的拉力均匀性等离子体清洗工艺参数对清洗效果的影响不同的工艺气体对清洗效果影响氩气物理等离子体清洗过程中,氩气产生的离子携带能量轰击工件表面 等离子清洗对芯片前清洗效果的影响经过等离子清洗后,对工件芯片进行接触角测试,试验检测得出:未进行等离子体清洗的工件样品接触角大约在45°~58°;对已经进行过化学等离子体清洗的工件芯片的接触角大约在

    69400编辑于 2023-08-08
  • IGBT 封装底部与散热器贴合面平整度差,引发线与芯片连接部位应力集中,脆断

    研究发现,贴合面平整度差不仅导致散热性能下降,还会通过力学传递路径引发线与芯片连接部位的应力集中,最终造成脆断失效。 这种压力差异通过基板 - 芯片 - 线的力学传递路径逐级放大:散热器施加的局部集中压力经 DBC 基板传导至芯片表面,使芯片产生非均匀形变;芯片形变进一步通过线弧度变化转化为连接部位的拉伸 / 四、脆断的失效模式与实验验证(一)界面脆性断裂在高应力集中区域,线与芯片电极的金属间化合物(IMC)层会优先产生微裂纹。 SEM 观察显示,失效界面存在明显的河流状花样,断裂源多位于球边缘应力集中区。(二)动态疲劳脆断在周期性热 - 力耦合作用下,线颈部发生循环塑性变形,位错堆积形成微孔洞。 激光频率梳3D光学轮廓测量系统简介:20世纪80年代,飞秒锁模激光器取得重要进展。

    30410编辑于 2025-09-03
  • 瞄准先进封装市场,传ASML将开发混合设备

    由于混合制程对超高精度对位有极高需求,因此这类技术正逐步导入混合设备中。 混合是一种用于芯片堆叠与连接的新一代封装技术,与热压(TC bonding)不同,混合不需使用微小金属凸块( bumps ),而是直接将芯片间的铜表面进行接合。 在该制程中,头会拾取芯粒(die),移动至基板或晶圆上,并施加压力,使铜层之间形成直接结。 产业分析师透露,ASML进入混合合领域其实早在预期之中。 5nm。 另一位知情人士指出,ASML拥有全球最先进的超高精度控制技术之一,其混合技术可能大幅改变现有市场格局。 不过,ASML称,其目前并未推动混合业务。 编辑:芯智讯-浪客剑

    14410编辑于 2026-03-19
  • 来自专栏先进封装

    Au)绝缘涂层线通用性数据表

    绝缘涂层线,通常用于电子元器件、集成电路(IC)封装、电力设备以及其他需要导电连接且同时要求电气隔离的应用中。 绝缘涂层线的主要组成部分1. 材料代码:Tfri11302. 物理特性3. 客户定制>10km绝缘涂层线平均击穿电压(BDV)与涂层厚度关系(客户定制)4. 材料代码:Tfri1130

    7800编辑于 2025-09-21
  • 来自专栏光芯前沿

    ISSCC 2026:Nvidia展示7nm EIC+65nm PIC混合的256Gbs DWDM 3D堆叠CPO光互连芯片

    3D混合合集成工艺:高密度低寄生的光电协同设计 链路采用3D堆叠集成工艺,将7nm FinFET工艺的电子集成电路(EIC)面对面堆叠在65nm SOI硅光子(SiPh)工艺的光子集成电路 (PIC)之上,二者通过混合技术实现互连,最大限度降低了光电接口的寄生参数,同时提升了接收机的信号灵敏度。 芯片布局采用光电通道一一对应的协同设计,混合焊盘的节距为9μm,通过将集成PD的微环精准布局在对应电通道的正下方,大幅缩短了TX驱动器到TX微环、RX PD到RX TIA的布线距离,从物理层面降低了互连寄生 PIC芯片针对DWDM传输进行了全链路优化,波导上集成了多个半径约5μm的微环谐振器,通过光栅耦合器实现与光纤的高效耦合;TX微环调制器的Q值约为4500,RX滤波器的品质因数Q约为4000,该参数由自研链路建模工具选定 ◆ 总结 本次提出的半速率带通滤波时钟转发DWDM光链路,基于7nm EIC与65nm PIC的3D混合堆叠工艺,通过架构创新解决了传统转发时钟与嵌入式时钟方案的固有缺陷,实现了高速传输

    45910编辑于 2026-03-02
  • 来自专栏埋名

    将HTML5缩写成h5究竟不合理?

    HTML5说起来很麻烦,因此业界很多前端、产品都讲html5简写成h5,包括许多大公司例如bat都是这样说。 虽然现在互联网圈开口闭口就谈H5, 科普HTML5 先科普一下,HTML5并不是一项技术,而是一个标准。标准的意思就是:学生准则手册。 由此可见H5应该是在天朝发明的,如果跟老外技术交流突然来句H5,人家可能会懵逼。 将HTML5缩写成H5显然不合理! 举个例子: 经常有产品经理或者运营说: 小前端,PC端要改个东西.... ,对了, H5也改一下(很显然H5是指无线端页面) 然后把把H5换成HTML5: 小前端,PC端要改个东西...., 对了,HTML5也改一下.... 是不是感觉很别扭?因为这两货根本不是一个概念! 如果你把H5看成HTML5的简称,那真的很low不合理;如果你把H5看成指代无线页面的一个替代名词,那么根本就不用讨论不合理的问题。

    1.1K20发布于 2018-10-18
  • 来自专栏先进封装

    绝缘涂层铜线的互联技术及工艺制程的改进与验证

    绝缘涂层铜线工艺中焊线实现的关键在于电子打火时的气体保护方式,因此在绝缘涂层铜线形成 FAB 时,N2、H2,混合保护气 (5%N2,95%H2)装置的设计和结构尤为关键。 #2.1 不同保护气体中FAB 尺寸的稳定性绝缘涂层铜线所用的保护气体有2种:一种是N2,(纯度通常为 99.99%),另一种是 N2、H2混合气体 (5% H2、95%N2);N2是惰性气体, SSB 工艺需要使同一焊盘受力2次,因此比其他绝缘涂层铜线工艺更易出现“铝挤出”的现象。绝缘涂层铜线 SSB 的“铝挤出”现象如图5所示。 图 5 : 铜绝缘涂层铜线 SSB 的“铝挤出”现象通过对工艺参数的研究,对功率、冲击力、x/y 方向的摩擦力、旋转摩擦力等焊接参数进行试验设计法 (DOE)优化,确定了较为理想的工艺参数在此基础上 (5)劈刀顶部直径应小于焊盘最小间距的 1.3 倍。

    79300编辑于 2024-11-12
  • 来自专栏芯智讯

    发力先进封装,三星在韩国设混合产线

    2月5日消息,据韩国媒体The Elec引述业界消息指出,为增强先进封装代工能力,三星开始导入混合(hybrid bonding)技术,预计用于下一代X-Cube、SAINT等先进封装。 据了解,混合与现有方法相比,可提高I/O和布线长度。三星最新投资是为了加强先进封装能力,推出采用混合的X-Cube。 业界猜测,混合也可应用于三星今年开始推出的SAINT(三星先进互连技术)平台,包括三种3D堆叠技术,即SAINT S、SAINT L和SAINT D。 据了解,晶圆代工龙头台积电的SoIC(系统整合芯片)也是提供混合3D封装服务,设备同样也是由应用材料和贝思半导体共同提供。 英特尔也将混合结技术应用在其3D封装技术Foveros Direct,并于去年商业化。

    29310编辑于 2024-02-06
  • 来自专栏AI模型部署实践

    HAI - 腾讯混元3D模型一部署

    一、环境介绍 腾讯混元 3D 模型是一款先进的大规模 3D 资产创作系统,它可以用于生成带有高分辨率纹理贴图的高保真度 3D 模型。 5. 等待创建完成。单击实例任意位置并进入该实例的详情页面。同时您将在站内信中收到登录密码。此时,建议通过可视化界面(GUI)使用 Hunyuan3D 模型。 6. 等待 AI 生成完成,即可获得 3D 资产。

    4.3K11编辑于 2025-05-13
领券