- 综合排序
- 最热优先
- 最新优先
- 来自专栏悟道
2-5 快速幂模板
这个就是在快速乘的基础上改一下 sum=0--->sum=1 x+=x--->x*=x //快速幂模板 public double quickPow(double x,long y){ double sum=1; while(y>0){ if((y&1)==1){ sum*=x; } x*=x; y=y>>1; }
35520发布于 2021-06-01 - 来自专栏硅光技术分享
3D 硅光芯片
加州Davis分校研究组所提出的基于硅光的3D PIC，整体结构如下， ? （图片来自文献1） 右图中的小方格是一个结构单元，每个cell由两层硅光PIC芯片和一层EIC芯片构成。 这三个芯片放置在基于SiN光波导系统的垫片(interposer)上。最上层的PIC由光栅阵列构成，中间一层的PIC主要包含分光器（光芯片中的分束器）和相位调制器。 更详细的芯片结构如下图所示， ? （图片来自文献1） 研究人员在40微米厚的SiO2包覆层中加工出3D的S型波导。将S型波导与SiN基片进行耦合，实验测得的插损是2.8dB。主要损耗来源于两个芯片间的空气隙。 该文献没有给出整个3D PIC最终的工作性能，仅贴出了芯片的结构图，如下图所示， ? （图片来自文献1） 期待整个3D LIDAR系统进一步的实验结果。 几点看法： 目前2D 硅光芯片的集成度其实还没有那么高，对器件密度提高的需求不是主要矛盾。虽然3D PIC的想法很好，有很好的前瞻性，但从应用需求和加工难度来看，还是实用性不够强。
2K30发布于 2020-08-13 - 来自专栏AI机器学习与深度学习算法
学习分类 2-5 线性可分
感知机非常简单同时又很容易理解，但是相对应的，缺点也很多。感知机最大的缺点就是它只能解决线性可分的问题。
59310编辑于 2022-11-08 - 来自专栏Hank’s Blog
2-5 R语言基础 factor
#因子：分类数据 #有序和无序 #整数向量+标签label #Male/Female #常用于lm(),glm()
44310发布于 2020-09-16 3D芯片堆叠技术----越看压力越大
3D芯片堆叠是一种通过垂直堆叠多层芯片并将其互连，以克服传统2D集成电路的局限性。和最近华为提出的韬（τ）定律有几分相似的。都是通过多层堆叠，只不过一个是在封装阶段，一个是在晶圆前道阶段。 今天我们就聊聊封装阶段的芯片堆叠方案，为什么最近这个3D堆叠会受到重视。说实话，我也是最近碰到这个需求，需要把光芯片键合到一个coms芯片上，比如InP材料的芯片如何键合到硅基的芯片上。 基本的方案有wafer to wafer和die to wafer，但是如何让二者的芯片连通导电，就用到垂直互联技术。就进入了3D封装的工艺了。 传统3D封装可能会叠加更多的die进行堆叠。 3D封装里面有3个主要的工艺演变。 现状：对于传统的Microbump（间距20-40μm）和大多数逻辑芯片的3D堆叠，Underfill仍然是必不可少的，因为直接键合的良率和成本目前尚无法完全替代。
46210编辑于 2026-05-29- 来自专栏刷题笔记
2-5 修理牧场 (35 分)【优先队列】
2-5 修理牧场 (35 分) 农夫要修理牧场的一段栅栏，他测量了栅栏，发现需要N块木头，每块木头长度为整数Li个长度单位，于是他购买了一条很长的、能锯成N块的木头，即该木头的长度是Li的总和
1.1K10发布于 2020-06-23 - 来自专栏Deep learning进阶路
2-5 线性表之循环链表
2-5 线性表之循环链表 循环链表就是链表首尾相接连成一个环，可以用单链表 和 循环链表来实现。
43240发布于 2019-07-02 - 来自专栏刷题笔记
2-5 Two Stacks In One Array (20 分)
本文链接：https://blog.csdn.net/shiliang97/article/details/101173005 2-5 Two Stacks In One Array (20 分) Write
77230发布于 2019-11-08 - 来自专栏NetCore 从壹开始
2-5 安装容器Web工具：Docker Portainer
现在已经习惯了容器化了，不仅可以很快的配合CICD来实现部署，同时主要是也能解决一些疑难杂症，比如在Linux中经常会有各种图形图像的依赖包问题。特别是内网环境。
1K20编辑于 2023-01-09 - 来自专栏育种数据分析之放飞自我
笔记 | GWAS 操作流程2-5：杂合率检验
一般自然群体，基因型个体的杂合度过高或者过低，都不正常，我们需要根据杂合度进行过滤。偏差可能表明样品受到污染，近亲繁殖。我们建议删除样品杂合率平均值中偏离±3 SD的个体。
2.4K20发布于 2020-04-27 垂直堆叠3D芯片突破AI算力瓶颈
研究人员创造了一种新型的3D计算机芯片，该芯片将存储和计算元件垂直堆叠，极大地加快了芯片内部的数据移动速度。与传统平面设计不同，这种方法避免了制约当前AI硬件的“交通拥堵”问题。 凭借创纪录数量的垂直连接以及将存储和计算单元紧密放置的紧凑布局，该设计避免了限制平面芯片发展的速度瓶颈。在硬件测试和模拟中，这款3D芯片的性能比2D芯片高出一个数量级。 研究人员之前在学术实验室中制造过实验性3D芯片，但该团队表示，这是第一次在商业代工厂中生产出性能明显提升的芯片。 单片式3D芯片的制造方式许多早期的3D芯片尝试采用了一种更简单的方法，即堆叠独立的芯片。这可能有所帮助，但层与层之间的连接通常比较粗糙、数量有限，并且可能成为新的瓶颈。该团队采用了不同的方法。 通过证明单片式3D芯片可以在美国制造，他们认为这为本土硬件创新的新时期提供了一个蓝图，在这个新时期，最先进的芯片可以在美国本土设计和制造。
38810编辑于 2026-03-26无硅衬底的高楼式3D芯片堆叠技术
研究人员现在可以制造出一种3D芯片，其中交替的半导体材料层直接生长在彼此之上。该方法去除了各层之间的厚硅衬底，从而实现更好、更快的计算，适用于构建更高效的人工智能硬件。 电子行业正在逼近将晶体管封装到计算机芯片表面的数量极限。因此，芯片制造商正寻求“向上”而非“向外”构建。 这种多层芯片能够处理的数据量呈指数级增长，并执行比当今电子产品复杂得多的功能。然而，一个重大障碍是芯片构建的平台。目前，笨重的硅晶圆是生长高质量单晶半导体元件的主要支架。 “我们的技术实现的产品不仅是3D逻辑芯片，还有3D存储芯片以及它们的组合，”Kim说，“通过我们基于生长的单片3D方法，你可以直接在彼此之上生长数十到数百个逻辑和存储层，它们将能够很好地通信。” “传统的3D芯片是通过在硅晶圆之间钻孔的方式制造的，这一过程限制了堆叠层数、垂直对准分辨率和良率，”第一作者Kiseok Kim补充道，“我们基于生长的方法一次性解决了所有这些问题。”
24310编辑于 2026-04-07- 来自专栏九彩拼盘的叨叨叨
学习前端 第4周 第2-5天
了解什么叫响应式。 了解CSS3 Media Queries 了解Bootstrap 了解Bootstrap的全局 CSS 样式。特别是其中的栅格系统。 作业 用Bootstrap做页面 http://www.bootcss.com/ 。交互不需要实现
20910发布于 2018-08-27 白光干涉仪在半导体沟槽型碳化硅 (SiC) MOSFET 芯片的 3D 轮廓测量
摘要：本文研究白光干涉仪在半导体沟槽型碳化硅（SiC）MOSFET 芯片 3D 轮廓测量中的应用，分析其工作原理及适配 SiC 材料与沟槽结构的技术优势，通过实际案例验证测量精度，为沟槽型 SiC MOSFET 芯片的制造质量控制与性能优化提供技术支持。 关键词：白光干涉仪；碳化硅（SiC）；沟槽型 MOSFET；3D 轮廓测量一、引言沟槽型碳化硅（SiC）MOSFET 作为高频、高压功率器件的核心，其沟槽结构（深度 2-5μm，宽度 0.5-2μm）的 传统测量方法难以在坚硬的 SiC 表面实现纳米级精度检测，而白光干涉仪凭借非接触、高分辨率及材料适配性，成为沟槽型 SiC MOSFET 芯片 3D 轮廓测量的理想工具。 五、结语白光干涉仪在沟槽型 SiC MOSFET 芯片 3D 轮廓测量中展现出显著优势，其对 SiC 材料的适配性、精细沟槽结构的检测能力及多界面协同测量特性，为沟槽型 SiC MOSFET 的工艺优化与质量管控提供了可靠技术支撑
37010编辑于 2025-11-06- 来自专栏新智元
华为研究混合3D芯片堆叠技术，或可绕过美国技术制裁
然而，是否存在代工公司，使用华为的专利技术，为其生产3D芯片封装，目前并不清楚。 但至少华为拥有一种独特的廉价3D堆叠技术，可以帮助它在不使用最新节点的情况下保持竞争力。 2.5D和3D混合堆叠 未来几年，芯片封装创新和多芯片互连技术将成为前沿处理器的关键。 因此，当下所有主要芯片开发商和制造商，都拥有自己专有的芯片封装和互连方法。 华为专家设计的这个方案，本质上是2.5D和3D堆叠的混合体。 这样，两个小芯片在封装内相互重叠，能大大地节省空间，不像经典3D封装那样完全叠放。 重叠 华为的方法是用小芯片的重叠部分来建立逻辑互连。 而好消息是，一个芯片的再分配层可以用来连接内存，从而节省存储空间。 可以说，华为的混合3D堆叠比其它公司传统的2.5D和3D封装技术应用更普遍。 因此，华为在开发他们自己的2.5D和3D芯片堆叠技术和互连方法。
2.3K30编辑于 2022-05-05 2026年，3D新架构将让国产AI芯片“弯道超车”
随着芯片产业走向“后摩尔定律”时代，3D集成技术正悄然成为突破计算芯片制造架构瓶颈的关键选项。 在12月20日举行的“第四届HiPi Chiplet论坛” 3D IC分论坛上，清微智能联合创始人兼首席技术官欧阳鹏表示，国产高端AI芯片有望在2026年通过3D可重构架构技术，实现对国际主流高端AI芯片的超越 国产AI芯片“弯道超车”主战场：3D可重构架构技术 不仅是学术层面，如今，3D可重构架构技术已经商业落地，并有望成为中国AI芯片“弯道超车”的主战场。 国内市场方面，国产AI芯片有望在2026年采用3D可重构新架构。 早在2019年，清微智能和清华大学团队就开展了3D可重构AI架构相关研究，自2023年1月开始，清微智能在中美进行3D芯片相关的大量专利布局。
98410编辑于 2026-03-20- 来自专栏跟着官方文档学小程序开发
第二章 小程序开发指南2-5
前面章节介绍了小程序的文件构成，那么这些文件在微信客户端是怎么协同工作的呢？在本章中将会介绍微信客户端给小程序所提供的宿主环境，下文把这个概念简称为宿主或者宿主环境。
65010编辑于 2025-08-25 - 来自专栏机器之心
在芯片上培养脑细胞，还能用来测试新药，LLNL实验室开发出3D「芯片大脑」
在一篇发表在 Lab on a Chip 期刊的论文中，LLNL 实验室研究人员表示，他们创建的 3D 微电极阵列（3DMEA）平台能够维持数十万人类神经元存活，并使它们在 3D gel 中连接和沟通。 LLNL 实验室致力于在芯片设备上复制人体系统，而该研究正是其系列工作的一小部分。其目标是随着相关技术的不断发展，研发的芯片设备更适用于人类，甚至取代动物测试。 Fischer 表示，这项 3D 芯片大脑研究的最终目的是：开发出一个提供人类相关数据的实验平台，通过简化、易复现、中肯的模型系统，更好地理解不同类型的药物和治疗方案对人脑功能的影响。 Fischer 解释称：「为了促进这种 3D 芯片大脑的发展，我们需要设计一种能够从三个维度实际监测神经元功能的芯片，但项目伊始，我们并不具备相应技术，所以必须从内部开发。 该团队正在寻求外部资金支持，以使用 3D 芯片大脑来筛选治疗方法，并创建更多用于创伤性脑损伤等疾病和障碍的神经元模型。 最后，Fischer 表示：「这些项目将永远不会结束。
50310编辑于 2023-03-29 白光干涉仪在芯片晶圆沟槽的 3D 轮廓测量
摘要：本文研究白光干涉仪在芯片晶圆沟槽 3D 轮廓测量中的应用，分析其工作原理及适配沟槽结构的技术优势，通过实际案例验证其测量精度，为芯片晶圆沟槽制造的质量控制与工艺优化提供技术支持。 关键词：白光干涉仪；芯片晶圆；沟槽；3D 轮廓测量一、引言芯片晶圆沟槽是集成电路中的关键结构，承担着信号传输、散热等重要功能，其 3D 轮廓参数（如深度、宽度、侧壁垂直度、底部平整度）直接影响芯片的电学性能与可靠性 白光干涉仪凭借非接触、高分辨率及三维重构能力，成为芯片晶圆沟槽 3D 轮廓测量的核心技术手段。二、白光干涉仪工作原理白光干涉仪基于低相干干涉技术实现三维形貌重构。 五、结语白光干涉仪在芯片晶圆沟槽 3D 轮廓测量中展现出显著优势，其对沟槽结构的适配性、高精度参数检测能力及高效全域表征特性，为芯片晶圆沟槽的工艺优化与质量管控提供了可靠技术支撑，助力提升集成电路的制造精度与性能稳定性 大视野 3D 白光干涉仪：纳米级测量全域解决方案突破传统局限，定义测量新范式！大视野 3D 白光干涉仪凭借创新技术，一机解锁纳米级全场景测量，重新诠释精密测量的高效精密。
31710编辑于 2025-10-18- 来自专栏cwl_Java
C++编程之美-数字之魅(代码清单2-5)
代码清单2-5 /* 预定义的结果表 */ int countTable[256] = { 0, 1, 1, 2, 1, 2, 2, 3, 1, 2, 2, 3, 2, 3, 3, 4, 1
25250编辑于 2022-11-30
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号