首页
学习
活动
专区
圈层
工具
发布
    • 综合排序
    • 最热优先
    • 最新优先
    时间不限
  • 来自专栏NLP小白的学习历程

    操作系统系统时钟,硬件时钟(后备时钟,实时时钟),网络时钟 辨析

    系统时钟,硬件时钟(后备时钟,实时时钟),网络时钟 辨析 1. 系统时钟 系统时钟即为我们看到的操作系统上显示的时间。 系统时钟在电脑开机的时候进行初始化,通过对硬件时钟的“拷贝”完成初始化 注意:这里所说的拷贝 并不是指完全的复制。 linux默认把后备时钟当成GMT+0时间,windows则和BIOS完全相同。 系统时钟可以通过网络时钟进行同步,在windows系统中,系统默认每隔一段时间会和网络时钟校正同步一次。 硬件时钟 BIOS界面显示的时钟,又称为后备时钟或者实时时钟,之所以这样称呼,是因为硬件时钟不会因为断电或者关机而停止运行,硬件时钟的运行依赖于主板上纽扣电池运转。 3. 网络时钟 网络时钟即互联网上统一的时钟

    4.3K20发布于 2020-11-13
  • 来自专栏网络时间同步

    SIMOTION系统时钟与HMI系统时钟同步

    在自动化系统中,控制器,操作面板及监控系统或 SCADA 系统均可成为主时间。 SIMOTION 与西门子触摸屏的时间同步可通过调用SIMOTION的系统功能块及触摸屏编程软件的设置来实现。 (7) 通过帮助功能块“FBHelpSyncSimotionToHMI”,使用数学公式计算公历日历,计算闰年,计算从控制器开始日期 (01.01.92) 经过的天数。 (9) 调用系统功能块,将计算值设置为真实的时钟 (RTC) 。 在 SIMOTION 中调用时钟同步功能块时需要此区域指针。当HMI控制器作为主时间时,区域指针用于从HMI传递日期及时间至控制器。 SIMOTION在所需时间间隔内周期性地读取数据并且同步自已的时钟。 注意:不要配置一个极短的循环周期用于日期/时间区域指针,因这将对操作面板的性能产生负面影响。建议获取数据间隔为10分钟。

    2.6K20发布于 2019-10-24
  • 来自专栏科控自动化

    S7-12001500系统时钟存储器

    系统时钟存储器 “系统时钟存储器”页面可以设置M存储器的字节给系统时钟存储器,然后程序逻辑可以引用他们的各个位用于逻辑编程。 设置如图 1 所示: 图1 系统存储器设置 ①激活“启用系统存储器字节”; ②系统存储器字节地址:设置分配给“系统存储器字节地址”的MB的地址; ③首次循环:在启动OB完成后第一个扫描周期该位置位为1 “时钟存储器位”:设置时钟存储器如图 2 所示,组态的时钟存储器的每一个位都是不同频率的时钟方波。 表1时钟存储器 位号 7 6 5 4 3 2 1 0 周期(s) 2.0 1.6 1.0 0.8 0.5 0.4 0.2 0.1 频率(Hz) 0.5 0.625 1 1.25 2 2.5 5 10 为什么在组态了系统存储器后, "常1"信号在程序中却不生效? 答:组态或修改了系统存储器后,要确保将配置重新下载到CPU,否则组态不生效。

    3.4K10编辑于 2022-03-29
  • 来自专栏科学计算

    FPGA时钟篇(一) 7系列的时钟结构

      从本篇文章开始,我们来介绍下Xilinx FPGA的时钟结构、资源、用法,首先从7系列的FPGA开始,因为7系列的FPGA结构跟前面的有很大不同,而且前面那些FPGA用的也越来越少了。    首先来看7系列FPGA的时钟结构图: Clock Region:时钟区域,下图中有6个时钟区域,用不同的颜色加以区分出来 Clock Backbone:从名字也能看出来,这个一个纵向贯穿整个FPGA的时钟资源 ,把FPGA的clock region分成了两个部分,所有的全局时钟时钟都要从这经过。 下面用我师兄的回复:为了适用更多的时钟,加入没有clock region,那就全部是global clock,如果有16个时钟网络,那最多就支持16个时钟。 也就是说,如果有16个时钟网络资源,那么极限情况下,两个region就可以使用32个时钟

    1.7K30编辑于 2022-05-17
  • 来自专栏卫星时间同步设备

    数字时钟-数字时钟系统-高精度数字时钟

    数字时钟设计 数字电子技术的迅速发展,使各种类型集成电路在数字系统、控制系统、信号处理等方面得到了广泛的应用。 在诸多涉及国计民生的重要领域,高精度、高安全性能的北斗卫星同步时钟可以保证整个系统的安全运行。 图片 如:GPS北斗卫星时钟在电力系统中的应用 (1)记录与时间有关的信息的装置(系统):如故障录波器、事件顺序记录装置、RTU远动装置、计算机监控(监测)系统、电网预决策分析系统、各级调度SCADA (5)要求在同一时刻记录其采集数据的系统:如保护信息管理机、电网频率按秒考核系统等。 (6)用于继电保护试验,检验线路纵联保护(高频相差保护装置)。 (7)大型局域网的时间同步。 二:NTP服务器 NTP服务器的授时精度通常在毫秒级别,可以在任何地方提供时间同步,所以一般用于大多数时间精度要求不是很高的应用场景如网络管理时间同步; 图片 三:数字时钟 数字时钟一般指子母钟系统中的子钟

    3.9K20编辑于 2023-03-14
  • 来自专栏瓜大三哥

    Xilinx 7系列时钟结构

    原文链接:https://blog.csdn.net/XiaoQingCaiGeGe/article/details/84454524 Xilinx 7系列时钟结构 xilinx 的 FPGA 时钟结构 ,7 系列 FPGA 的时钟结构和前面几个系列的时钟结构有了很大的区别,7系列的时钟结构如下图所示。 Xilinx 7系列时钟区域 ? 而 MRCC 则还可以通过BUFMR作用在上下相邻的时钟区域。 ? Xilinx 7系列时钟详细描述 xilinx 7 系列 FPGA 里面,一个 CMT 包含一个 PLL 和一个 MMCM。 所以本文以 7 系列介绍。 1.IO 的时钟分布 ? 2.芯片上位置 BUFG、BUFR、BUFH、BUFIO 在芯片上所处位置如下图所示 ? 将BUFR、BUFIO、BUFMR 放大如下图所示 ?

    1.7K50发布于 2020-09-22
  • 来自专栏网络时间同步

    北斗时钟系统(卫星时钟系统)的设计与答疑

    北斗时钟系统(卫星时钟系统)的设计与答疑 北斗时钟系统(卫星时钟系统)的设计与答疑 北斗时钟系统,又叫子母钟系统,顾名思义就是由母钟和子钟组成。 所以在一般情况下,时钟管理系统是否开机运行、甚至是否存在,对整个时钟系统都不产生实质性影响。 但是,时钟管理系统的配置,可以达到下述功能:  在较大的系统中,可以集中管理和监测系统运行状态;  可以灵活设定指定子钟的倒计时、定时开关机等特定功能;  在配置指针式子钟的系统中,可以通过时钟管理系统的追时 、等时命令,调整指针式子钟的走时精度;  在医院系统,特别要求将时钟系统和病房呼叫系统合二为一时,时钟管理系统将起到管理和转换时钟与呼叫号码显示的功能(极少用)。 一旦母钟任何一个环节产生故障时,可以完全拆下其中一台返厂检修,而不会影响系统的任何运行功能。 7. 子钟的称呼定义各厂家有什么不同?

    1.5K40编辑于 2022-03-16
  • 来自专栏韦东山嵌入式

    7_时钟体系

    在片上系统(SOC)中,不同的模块通常需要工作在不同的时钟频率。为了满足这些需求,芯片将时钟源信号进行稳定、倍频、分频、分发以及屏蔽(gate)等操作,产生不同频率的时钟信号。 除此之外,imx6ull还包含一个内部的32KHZ振荡器,当时钟系统探测到RTC振荡器丢失时钟信号时,会自动切换到内部的32KHZ振荡器。 下图是锁相环工作原理示意图: ​ imx6ull包含7个锁相环电路,它们的输入时钟信号称为源时钟信号,可通过寄存器选择,通常为XTALOSC24M产生24MHZ时钟信号。 SYS_PLL的这些输出时钟信号的频率并不需要是确定或者精确的值,可在运行时动态进行改变。通常,它们用来驱动芯片内部的系统总线,内部处理逻辑,DDR接口以及NAND/NOR等等。 ​ 3. 由于晶体振荡电路在系统启动时已初始化完毕,输出频率固定的时钟信号,在芯片运行期间通常不需要修改设置,这里不再进行说明。 ​

    1.1K11编辑于 2022-05-05
  • 来自专栏科控自动化

    S7-1200 CPU的系统本地时钟的操作

    时钟功能指令的使用 在TIA 软件V13 版本中,可以通过相应的时钟功能指令去实现对S7-1200 CPU的系统/本地时钟的操作。 读取S7-1200CPU的系统/本地时钟。 设置S7-1200CPU的系统/本地时钟。 设置S7-1200CPU的时区。 设置、启动、停止和读取S7-1200CPU 的 32 位运行小时计数器。 本文将详细介绍上述各个指令的使用。 读取S7-1200CPU的系统/本地时钟 1. 读取S7-1200CPU的系统/本地时钟指令的调用。 图1. 调用读取系统/本地时间指令 2.读取S7-1200CPU的系统/本地时钟指令的使用。 在DB块中创建数据类型为DTL(时间和日期)的变量。 图2. 在数据块中创建DTL变量。 设置S7-1200CPU的系统/本地时钟 1.设置S7-1200CPU的系统/本地时钟指令的调用。 图4. 调用设置系统/本地时间指令 2.设置S7-1200CPU的系统/本地时钟指令的使用。

    6.1K10编辑于 2022-03-29
  • 来自专栏运维ABC

    centos7等各操作系统实现ntp时钟同步

    ntp-server ~]# systemctl status ntpd Unit ntpd.service could not be found. ntp server ip为172.27.9.131,操作系统版本为 实际的系统同步是源于秒脉冲信号(pulse-per-second,PPS),可能通过PPS 时钟驱动或者通过内核接口 ntp端口查看 [root@ntpserver ~]# netstat -nupl ,新增时钟源172.27.9.131,并在hosts文件中新增ntpserver信息。 采用ntpdate命令方式进行时钟同步适用于suse、redhat、AIX、centos、ubuntu等操作系统,可做成定时任务每天定时同步。 ntpd服务方式和ntpdate命令方式都可以实现客户端的时钟同步,可根据生产情况择优选择。

    7.6K30发布于 2019-11-30
  • 来自专栏linux驱动个人学习

    Linux 时钟系统

    一文搞懂 | Linux 时钟系统 Clock 时钟就是 SoC 中的脉搏,由它来控制各个部件按各自的节奏跳动。比如,CPU主频设置,串口的波特率设置,I2S的采样率设置,I2C的速率设置等等。 这些不同的clock设置,都需要从某个或某几个时钟源头而来,最终开枝散叶,形成一颗时钟树。可通过 cat /sys/kernel/debug/clk/clk_summary 查看这棵时钟树。

    4.8K30编辑于 2022-10-31
  • 来自专栏python3

    Python实现系统桌面时钟

    用Python + PyQT写的一个系统桌面时钟,刚学习Python,写的比较简陋,但是基本的功能还可以。 ③系统托盘图标,主要参考PyQt4源码目录中的PyQt4\examples\desktop\systray下的程序 ④鼠标右键,将程序最小化 使用时需要heart.svg放在源代码同级目录下,[文件可在

    3.4K20发布于 2020-01-07
  • 来自专栏用户4866861的专栏

    时钟同步系统在银行系统的应用

    银行系统时钟同步系统的目的是为银行内部系统装上统一的时间标尺,从整体的角度再次审视信息系统生态的时候,会发现有更多的应用场景可以去拓展。 银行系统时钟同步系统设计原则构成银行信息系统的设备不仅规模体量巨大,而且地域分布广泛。 银行基准时钟系统设计原则构成银行信息系统的设备不仅规模体量巨大,而且终端较多并且地域分布广泛。 图片-23.png 近日我公司根据西安某银行的授时需求,从而提供一套时钟同步系统。现对时钟同步系统的方案要求进行如下说明。 五、银行金融系统时钟同步系统应用领域 时钟同步系统的授时具有精度高、稳定性好、功能强、无积累误差、不受地域气候等环境条件限制、性价比高、操作简单等特点,所以时钟同步系统的应用也越来越广泛,除本文所介绍的银行金融时钟系统

    1.1K30编辑于 2021-12-09
  • 来自专栏用户4866861的专栏

    医院时钟系统的用途介绍

    时钟服务器可对医院的的激光治疗仪、血糖仪、糖尿病治疗仪、视力改善器材、睡眠改善器材、口腔卫生健康用品、HIS系统、EMR、LIS、PACS信息化建设,医疗管理系统和信息系统的时间进行统一。 e.在电脑时间里输入这个时钟服务器的IP,点击“立即同步”就可以进行时钟同步了。 子母钟系统调试 根据医院的特殊重要性,强烈建议在医院的走廊,护士站,收费站,休息室等场所安装网络时钟系统,对病人和医生提供一套标准的时间显示系统。 网络时钟是一款直观的显示器,用来显示当前时间信息,在一套系统中可以清晰的显现出当前需要看到的时间信息,主要是安装在医院的走廊,手术室,收费站,休息室,护士站等场所。 ,如有断开或者其他的网络问题导致小圆点没亮,证明时钟时钟服务器没有同步时间,请检查线路问题。

    1.4K20编辑于 2021-12-09
  • 来自专栏用户4866861的专栏

    如何选择电力时钟系统设备

    本文基于变电站时钟系统应用场合分析推荐常用的电力时钟,并进一步分别说明其特点和选型注意事项。 电力时钟为电厂的各个工作站提供准确的时钟信号,具体应用场合有分散控制系统、DCS系统、MIS生产管理系统、电厂调度自动化等系统。 电力时钟系统设备推荐常用的产品分别是SYN2136型、SYN4505型和SYN4505A型。 其中后两款产品是根据电厂时间同步系统及设备技术规范要求生产的,可同时作为主从时钟应用在电力系统时钟的项目当中。 22222.png 当一个电厂需要更换老设备重新设计电力时钟系统时,建议直接使用SYN4505型和SYN4505A型电力时钟,输入输出各种信号格式,可满足整个变电站所有系统常用设备的授时,例如IRIG-B

    1K10发布于 2020-08-07
  • 来自专栏用户4866861的专栏

    广电时钟系统解决方案

    尤其对于数字电视播出系统来讲,节目正常播出和准时切换都要基于时间同步服务器高度统一的时间源。 本文根据已有的广电行业时钟项目经验给出了广电时钟系统简单的解决方案,仅供参考。 广播电视技术系统时钟项目的设计基本要求:一是保证时钟信号的一般技术指标满足广电业务的需求 ;二是时钟设备的稳定性和可靠性满足播出安全的需求。 广电时钟系统组成为接收GPS和北斗卫星的时钟服务器、接收卫星信号的授时天线和交换机及数台子钟。 现行广播系统普遍采用单独全球定位系统授时的方式,存在的安全隐患因素不能忽视。 新型时钟系统需要同时采用GPS全球定位系统和北斗系统双模授时,避免了单独系统时间来源带来的不稳定因素。推荐使用2台SYN2151型作为时钟服务器。 之所以需要设计2台时钟服务器,是冗余备份,主路时钟设备出现故障的时候,可利用心跳检测功能及时切至备份系统的信号,为全台各个系统及子钟提供准确的时间同步基准号。

    1.2K00发布于 2020-07-20
  • 来自专栏OpenFPGA

    FPGA全局时钟系统的设计

    以上为常用的时钟资源,对于一般的全局时钟系统设计,有这些资源就足够了。 二、常用全局时钟系统    要组建一个全局时钟系统,首先要从全局时钟管脚输入一个时钟。 有了这个时钟,就可以组建各种类型的全局时钟系统了。一般来说,常用的全局时钟系统有两种:IBUFG+BUFG系统、IBUFG+DCM(PLL)+BUFG。 1、 IBUFG+BUFG系统   IBUFG+BUFG方案如下图所示,这也是最基本的全局时钟系统。 需要注意的是,将CLOCK_DEDICATED_ROUTE属性设为FALSE虽然会将ERROR降为WARNING,但是这样时钟系统将不再是全局时钟系统,不建议这样做。 四、全局时钟系统使用举例   下面将举出实例,来看一下如何组建一个全局时钟系统。   

    2.8K20发布于 2020-06-30
  • 来自专栏安富莱嵌入式技术分享

    【STM32H7教程】第14章 STM32H7的电源,复位和时钟系统

    mod=viewthread&tid=86980 第14章       STM32H7的电源,复位和时钟系统 本章教程继续为大家讲解学习STM32H7的必备知识点电源,复位和时钟系统。 或者CPU子系统在D2域中有分配的外设,CPU子系统运行在CStop模式,PDDS_D1位选择DStandby模式。 系统/D3域模式 Run:运行状态,系统时钟和D3域总线矩阵时钟处于运行状态。 STM32H7有如下六种时钟可供使用:   HSI (High-speed internal oscillator) : HSI是内部的高速RC振荡器,频率64MHz,可被用于系统时钟。 通过下面的时钟树再进一步的认识这几个时钟: 14.5.1 HSE和LSE硬件设计 HSE时钟 当前V7开发板是用的25MHz晶振为HSE提供时钟,硬件设计如下: 晶振和负载电容需要尽可能近地靠近H7的晶振引脚 具体到HSE旁路的话,用户直接提供4-50MHz的时钟源即可,可以使用有源晶振或者FPGA提供时钟等方式: LSE时钟 当前V7开发板是用的32768Hz晶振为LSE提供时钟,硬件设计如下: STM32

    2.1K30发布于 2019-05-14
  • 来自专栏叨叨软件测试

    Centos7 使用 chronyd 进行时钟同步

    set-timezone Asia/Shanghai 验证服务 # 查看现有的时间服务器 $ chronyc sources -v # 查看时间服务器状态 $ chronyc sourcestats -v # 显示时钟同步相关参数 timedatectl set-ntp true 参考 https://access.redhat.com/documentation/en-us/red_hat_enterprise_linux/7/

    2.4K10发布于 2021-06-16
  • 来自专栏科学计算

    FPGA时钟篇(二) 7系列clock region详解

      上一篇文章我们讲到7系列FPGA的时钟结构,这篇文章我们来看下clock region内部都有哪些东西? 下面这个图是7系列FPGA的clock region的结构图: 首先我们来明确几个Buffer的含义(我们后面会有一篇文章专门来讲这几个buffer) BUFG:global clock buffer region或者水平临近region的时钟BUFFER; CMT、cc管脚和GT时钟可以通过BUFH来驱动左右相邻region 下图是BUFR/BUFMR/BUFIO的详细结构图, 可以看出: 每个IO MMCM来驱动; 图中可以看到CC又分了MRCC和SRCC,它们的区别我们放到下一篇文章中专门来讲; 从MMCM输出到BUFR和BUFIO之间有一条专门的高性能差分路径; 这里需要说明的一点是,不是所有的7系列 FPGA的时钟结构都像上面的图中所画,比如包含不同数量的GT可能会导致时钟结构位置不太一样,但这并不妨碍上面这些图对7系列FPGA时钟结构的说明。

    2.3K50编辑于 2022-05-17
领券