- 综合排序
- 最热优先
- 最新优先
- 来自专栏量化小白上分记
量化笔面试概率题*2
一不小心鸽了快两周，最近暑期面试，没啥灵感写推文。现在基本上是暑期投递的尾巴了，今天总结下笔面试多次碰到两类概率题，供大家参考。我投的基本都是量化岗，到现在3/20的通过率，总之很艰难。
4.2K20发布于 2019-07-01 - 来自专栏数字IC小站
【006】数字IC笔面试常见题
本期考点 静态功耗和动态功耗的组成；公式； 针对上述两种功耗，怎么进行低功耗设计； 上期答案 【005】数字IC笔面试常见题 latch由电平触发，非同步控制。
29220编辑于 2022-08-26 - 来自专栏小锋学长生活大爆炸
Python监控CVTE笔面试结果动态
1、再访问这个链接，获取id，这个就是intervieweeId： https://careers.cvte.com/auth/userInfo
46310发布于 2021-01-13 - 来自专栏M不作声
72笔试面试题
7.2日下午面试 另一家公司，视频面试，对面戴着口罩倒是很好说话的样子。
1.1K20发布于 2020-07-06 - 来自专栏数字IC小站
【008】数字IC笔面试常见题
本期考点 异步FIFO的框图，组成部分； 格雷码与二进制怎么转换，代码； 上期答案 【007】数字IC笔面试常见题 STA即为静态时序分析，采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时
39710编辑于 2022-08-26 - 来自专栏数字IC小站
【002】数字IC笔面试常见题
上期答案 【001】数字IC笔面试常见题 建立时间是指触发器的时钟信号上升沿到来之前，数据保持稳定不变的时间；保持时间是指触发器的时钟信号上升沿到来之后，数据保持稳定不变的时间; jitter对两个时序都是有害的
68910编辑于 2022-08-26 - 来自专栏数字IC小站
【003】数字IC笔面试常见题
本期考点 同步电路与异步电路的含义； 亚稳态的含义；解决亚稳态的方法； 同步复位与异步复位的优缺点； 上期答案 【002】数字IC笔面试常见题 建立时间是指触发器的时钟信号上升沿到来之前，数据保持 AXI
90230编辑于 2022-08-26 - 来自专栏小锋学长生活大爆炸
嵌入式笔面试知识储备
栈：是一种可以实现“先进后出”的存储结构。操作仅限于栈的顶部。常应用于实现递归功能方面的场景
94910发布于 2020-12-28 - 来自专栏数字IC小站
【004】数字IC笔面试常见题
本期题目 异步复位同步释放怎么做；请画图和写代码解释； 奇数分频；偶数分频； 小数分频； 上期答案 【003】数字IC笔面试常见题 同步电路的意思就是来自同一个时钟，宽松的定义是来自同一个时钟源的不同时钟
50410编辑于 2022-08-26 - 来自专栏数字IC小站
【010】数字IC笔面试常见题
本期考点 最近忙着毕业，文章写得粗糙，没有配合图，所以暂停更新这个计划，搞完毕设再更~ 上期答案 【009】数字IC笔面试常见题 //Synchronous module Sync_Pulse(
34920编辑于 2022-08-26 - 来自专栏数字IC小站
【009】数字IC笔面试常见题
上期答案 【008】数字IC笔面试常见题 关于二进制转格雷码，其法则是保留二进制码的最高位作为格雷码的最高位，而次高位格雷码为二进制码的高位与次高位相异或，而格雷码其余各位与次高位的求法相类似。
26010编辑于 2022-08-26 - 来自专栏数字IC小站
【001】数字IC笔面试常见题
什么是建立时间？建立时间违例怎么解决？建立时间可能为负数吗？延迟和抖动对其分别有什么影响？ 什么是保持时间？保持时间违例怎么解决？保持时间可能为负数吗？为什么存在保持时间违例？延迟和抖动对其分别有什么影响？ 什么是传播延迟？传播延迟可能为负数吗？ 请举例说明上述情况~
25910编辑于 2022-08-26 - 来自专栏数字IC小站
【007】数字IC笔面试常见题
上期答案 【006】数字IC笔面试常见题 功耗的来源分为个部分，分别是动态功耗，直通功耗，以及静态功耗。
42320编辑于 2022-08-26 - 来自专栏数字IC小站
【005】数字IC笔面试常见题
上期答案 【004】数字IC笔面试常见题 如图第一个方框内是异步复位和同步释放电路。有两个D触发器构成。第一级D触发器的输入时VCC，第二级触发器输出是可以异步复位，同步释放后的复位信号。
53010编辑于 2022-08-26 - 来自专栏做数据的二号姬
应届生数据相关职位面试干货|笔面试技巧篇
06 2022-11 应届生数据相关职位面试干货|笔面试技巧篇 虽然说面试不是考试，没有所谓的正确答案一说，但这不意味着应届的同学不需要进行面试的准备。 LEARN MORE 图片来自网络，如侵删 终于到了笔面试技巧这一篇，虽然不少直播课的同学都是冲着这一篇来的。 充分利用自我介绍 自我介绍环节是每一场面试都必须的必经环节。 几乎所有的笔面试辅导的课程都会告诉大家一定要重视自我介绍，甚至有些机构/老师会帮忙写好自我介绍模板让同学们提前背好。 这两次跳槽的面试都会很大程度上利用自我介绍这个环节来给自己面试加分。 很多面试官在你开始做自我介绍的时候都在翻看你的简历，你可以根据面试官浏览的进度适当地调整自我介绍的速度，配合一下面试官浏览简历的进度，让自己介绍到的部分和面试官浏览的进度差不多同频。
35820编辑于 2023-03-02 FPGA相关职位笔面试题分享（四）
1.对于一般的逻辑电平，各个电压参数（Voh、Vih、Vol、Vil、Vt）需要满足什么关系？
9810编辑于 2026-03-23FPGA相关职位笔面试题分享（三）
请设计基于verilog HDL的程序文件（.v），以及用于仿真的测试（testbench）文件（.v格式）。
8210编辑于 2026-03-23FPGA相关职位笔面试题分享（五）
NMOS英文全称为N-Metal-Oxide-Semiconductor。意思为N型金属-氧化物-半导体，而拥有这种结构的晶体管我们称之为NMOS晶体管。
7910编辑于 2026-03-23FPGA相关职位笔面试题分享（六）
1.两离散序列X1=[0，1]、X2=[5，6，7]，两者线性卷积结果后的序列是什么？
7410编辑于 2026-03-23FPGA相关职位笔面试题分享（一）
1. A=2‘h2，S=1；assign B= S ？A[1] : A[0]；那么B等于多少？
9011编辑于 2026-03-23
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号