- 综合排序
- 最热优先
- 最新优先
- 来自专栏计算机视觉life
Facebook Surround360 学习笔记--（3）硬件设计要点
如果自己想模仿surround360设计一款3D360°的设备，硬件选择有什么要注意的吗？ 圆盘设计有要求吗？ 回答：有要求，圆盘半径r，侧面相机数目n，侧面相机视场角之间要满足如下的约束关系才能产生较好的3D效果： i = r * sin(FOV/2 - 360/n) 其中： r近似为相机圆环中心到某个相机镜头的距离 机架精度越高越好，前面介绍系统时反复强调过要保证硬件机架具有非常高的精度。相机和固定相机的机架必须稳固连接，保证在长时间的使用过程中不会产生错位。 另外要注意的就是相机机架设计制作必须简单，方便复制、修理、替换元件。 总之，能用硬件来做的尽量用硬件来做, 从而避免算法研发过程中陷入不断调试却始终无法得到满意结果的坑。
1.4K60发布于 2018-01-08 - 来自专栏机械之心
《硬件设计经验谈》
充分了解各方的设计需求，确定合适的解决方案 启动一个硬件开发项目，原始的推动力会来自于很多方面，比如市场的需要，基于整个系统架构的需要，应用软件部门的功能实现需要，提高系统某方面能力的需要等等，所以作为一个硬件系统的设计者 比如 A 项目中的网络处理器需要 1.25V 作为核心电压，要求精度在＋5%- －3% 之间，电流需要 12A 左右，根据这些要求，设计中采用 5V 的电源输入，利用 Linear 的开关电源控制器和 # 3.PCB 设计中要注意的问题 PCB 设计中要做到目的明确，对于重要的信号线要非常严格的要求布线的长度和处理地环路，而对于低速和不重要的信号线就可以放在稍低的布线优先级上。 一个好的硬件工程师实际上就是一个项目经理，他 / 她需要从外界交流获取对自己设计的需求，然后汇总，分析成具体的硬件实现。 所以细心和认真的检查，负责任的测试，不懈的学习和积累，才能使得一个硬件设计人员持续不断的进步，而后术业有所小成。
55210编辑于 2023-04-07 - 来自专栏嘘、小点声
日常记录（3）硬件相关
就其性能而言，场效应管要明显优于普通三极管，不管是频率还是散热要求，只要电路设计合理，采用场效应管会明显提升整体性能。
56330编辑于 2021-12-09 【驱动设计的硬件基础】SPI
简单的硬件结构：通常只需少数几根信号线，降低了硬件设计的复杂度和成本。 全双工通信：允许主机与从机同时进行数据的发送和接收。 二、SPI 的硬件长啥样？ 因为 SPI 支持多个从机（比如一个单片机接了 3 个传感器），主机需要通过 SS 线告诉 "今天我要和谁通信"。 四、硬件设计避坑指南：这些细节容易翻船 理论学得再溜，实际搭电路时也可能踩坑。咱们总结了 SPI 硬件设计中最容易出错的几个点，帮你少走弯路。 4.1 多从机连接：独立片选 vs 菊花链，怎么选？ 理解它的硬件时序、掌握设计技巧，能帮你在调试时快速定位问题（比如时序不匹配、信号干扰），少掉几根头发。
43511编辑于 2026-01-21- 来自专栏Linux知识
工作总结（硬件设计相关）
对于2.54mm的排针，可以使用2.54mm的排针母座 3.贴片电解电容有很多种规格，使用时注意和封装对应，另外其部分型号体积较大，需要注意和其他器件之间的距离，不然不好焊接。 5.使用插头插到板子上的，要注意插头的间距，Pin脚数，方向 板子上的插座方向也要对应 6.继电器有3V，5V，12V等规格的，而且继电器的驱动电流很大，一般单片机IO口 无法直接驱动，需要加三极管驱动 将上图中的5V换成3V、12V即可驱动不同的继电器，但是需要注意Q1三极管的耐压值和R3的阻值，还有 D1续流二极管也必不可少 。
19700编辑于 2025-02-19 - 来自专栏云深之无迹
ESP32硬件设计指南
现在主要是两个版本的ESP，此时展示是S2 这个是最普遍的版本 《ESP32硬件设计指南》主要提供了在使用ESP32系列产品进行电路设计和PCB布局时需注意的事项。 files/documentation/esp32_datasheet_cn.pdf 我们这里主要是解读这个芯片，看这个ESP32就好 看我重点画出来的区域就好 重点就看维持到40MHz 看一眼丰富的硬件资源
1.2K20发布于 2020-11-19 【驱动设计的硬件基础】串口
今天聊聊这个驱动设计中最基础却又无比重要的硬件模块 —— 串口。 这种 "小而精" 的设计，让它在工业控制、嵌入式开发里混得风生水起。 串口家族关系图: 三、串口硬件大拆解：麻雀虽小五脏全 别看串口线就几根，背后的硬件设计可讲究了。咱们以最常见的 "单片机 + USB 转串口模块" 为例，拆开看看里面有啥宝贝。 比如常用的 11.0592MHz 晶振，是专门为串口设计的 —— 它分频后能得到精确的波特率（比如 115200bps 误差为 0）。 比如数据位有 3 个 1，校验位就设 0（3+0=3，奇数）； 偶校验：数据位 + 校验位的 1 的个数是偶数。比如数据位有 3 个 1，校验位就设 1（3+1=4，偶数）。
49510编辑于 2026-01-21【驱动设计的硬件基础】USB
的硬件密码。 2000 年 USB2.0：直接跳到 480Mbps（约 60MB/s），U 盘、摄像头开始普及，当时传首 MP3 只要几秒钟。 四、硬件设计的 "坑" 与 "招"：从图纸到能用 要做一个稳定的 USB 设备（比如自己设计个 U 盘），硬件工程师得搞定这几个关键问题： 4.1 电源：别让设备 "饿肚子" USB 设备有两种供电方式 检查描述符：lsusb -v 确认设备信息是否完整读出 3. 逻辑分析仪抓包：验证D+/D-信号质量（是否有毛刺？） 4. 无论是工程师设计设备，还是我们普通用户使用，都只需要关注 "插进去能用"—— 这就是标准化的魅力。
37810编辑于 2026-01-21- 来自专栏Lauren的FPGA
用硬件思维描述HLS设计
HDL(Hardware Description Language)描述的是硬件电路，一旦上电，所有电路单元并行工作，HDL的并行特性正体现了硬件电路的这一特征。 所谓静态是指我们在使用C/C++描述算法时，只需关注算法本身，而使用HDL描述算法时，我们要关注的是如何将算法映射为硬件电路，关注每个时钟周期电路应实现的行为。 除了这些对应关系，Vitis HLS还对原本的C/C++进行了改进，以更友好地匹配硬件需求。 每次循环要从指定数组中读取3个数据。映射为RAM时，一个时钟周期内从同一个RAM中读出3个数据是难以实现的。从Schedule视图上也能看到RAM端口的局限性。 使用HLS对C/C++的要求并不高：不需要设计者掌握C++的高级用法，比如类，但却要求设计者具备基本的硬件知识，明白两者的对应关系，理解HLS的工作原理，这样才能写出适配HLS的高效C/C++代码，再应用合适的
1.2K11编辑于 2022-12-21 - 来自专栏硬件分享
蓝牙音箱硬件设计分享
3. 如果使用了DC-DC转换电路，应该将DC-DC变换电路尽量远离蓝牙芯片，这样可以减少噪声引入蓝牙芯片周围电路，影响信号的完整。 4. 建议进行结构设计时，耳机、扬声器、mic加消音海绵，减少噪声。 15. 天线的信号频率大于400MHZ以上容易受到衰减，因此天线与附近的地的距离至少要大于三倍的线宽。 16.
81230编辑于 2022-11-18 - 来自专栏OpenFPGA
FPGA和USB3.0通信-FX3硬件设计简谈
FPGA和USB3.0通信-FX3硬件设计简谈 本次演示用的是USB3.0芯片-CYPRESS CYUSB3014（下称 FX3），该芯片是标准的USB3.0 PHY，可以大大简化使用USB通信时FPGA 的设计，主需要使用状态机进行FIFO的读写控制即可，同时该芯片还具有ARM核+I2S、I2C、SPI、UART等接口，大大增加了该芯片的使用范围。 硬件设计 讲硬件设计主要是为了方便FPGA工程师排故使用，下面分几个方面进行介绍，排故思路也是按照下面的顺序走。 当然，FX3对于晶振/晶体是有要求的，但是比较宽松，常规的型号基本都可以满足。 复位： 通过激活 EZ-USB FX3 上的 Reset# 引脚来初始化硬复位。复位序列和时序的具体要求详见下图。 模式我设计的思路是使用0F1（SPI，如失败，则启用 USB 引导），然后FALSH的CS引脚加开关接地，需要烧写固件时将CS拉低，FX3启动检测不到FLASH后会自动启动USB boot，上电完毕后可以将
3.6K20发布于 2021-11-17 - 来自专栏嵌入式与Linux那些事
UWB硬件设计相关内容
限流电阻 VREF引脚一般接%1的电阻 3.PCB设计 ? ? ? 4层板建议的射频走线宽度如上所示。 需要UWB相关软件源码，硬件PCB等资料的，可以加我QQ拉你进群，群文件免费获取。
90220发布于 2021-05-20 【驱动设计的硬件基础】I²C
一、I²C 的 “物理身份证”：两根线走天下 I²C 的硬件设计贯彻了 “极简主义”—— 只需要两根线： SCL（Serial Clock Line，时钟线）：负责 “打拍子”，由主机（Master）掌控节奏 这背后是 I²C 最核心的硬件设计 ——开漏输出（Open Drain）。 例如，常见的温湿度传感器 SHT30 的默认地址是 0x44，OLED 屏幕 SSD1306 的地址是 0x3C。 发送地址字节：主设备 1 发送 “0x50”（地址），主设备 2 发送 “0x44”（地址）； 3. 这背后的原因，是它用极简的硬件设计（两根线）实现了复杂的功能（多主通信、设备寻址、错误校验）。 当然，I²C 也有局限（如速率不如 SPI，抗干扰能力一般），但在 “小而美” 的场景里，它依然是首选。
33910编辑于 2026-01-21- 来自专栏云深之无迹
ESP32开源示波器.硬件设计
昨天写了一个综述ESP32开源示波器.综述，今天补个硬件设计： Type-C的接口注意是5.1K的识别电阻 我找了一个电子开关最形象的元件 3012 可以使用低失调电压的OPA703来生成负电压 这种配置被设计用于0.2 mVpp和4Vpp之间的正弦输入信号，频率高达50 kHz。 这是一个二选一的开关 主要是控制6脚 控制K3就可以控制是AC测量 就是这样 另外还有一个开关是这里，2.5V的参考是0V的参考，K4是测量电阻的 这个开关的方式是上下的 可以看到是选择了不同的电阻 我一会儿仿真一下为啥有个电容 运放是江苏润石的精密运放，除了低失调电压以外，就是CMOS的轨道轨了，上面这个就是设计了一个差分，然后另外一个是参考。 本设计使用RS855X，因为它具有低偏置电压和轨对轨输入和输出。 Layout实列 简单的分析电路，下篇文章会在里面总结设计，而后就是喜闻乐见的软件设计了。
89510编辑于 2024-08-20 - 来自专栏工程师看海
怎么成为硬件电路设计高手？
成为硬件电路设计高手不仅意味着拥有稳定的职业前景，更意味着能够参与和创造未来科技的核心。本文将介绍一条通往硬件电路设计高手之路的指南，帮助各位同学掌握必要的知识和技能。 I. 学习电路设计工具与软件 掌握专业的电路设计工具与软件对于提高效率和精确度至关重要。电路仿真软件是硬件设计师的得力助手，能够帮助大家在计算机上模拟和验证电路的性能。 锻炼问题解决与创新能力 在硬件电路设计的过程中，难免会遇到各种问题和挑战。作为一名优秀的设计师，需要勇于面对问题，并寻找解决方案。 在成为硬件电路设计高手的过程中，持续的学习和实践是不可或缺的。 每一步的努力和进步，都将更接近成为硬件电路设计高手的目标。
76610编辑于 2023-08-09 【驱动设计的硬件基础】I²S
简单说，I²S 就是专门为传输音频数据设计的接口，相比 SPI 或 UART，它有三大优势： 实时性强：专用时钟信号确保数据同步，不会像 SPI 那样需要软件控制时序 结构简单：几根线就能传输多声道音频 ，不像 USB 需要复杂的协议栈 低延迟：硬件级同步机制，适合实时音频处理（如直播、游戏语音） 1.2 核心引脚：四根线撑起音频传输 I²S 接口通常有 4 根核心引脚，各司其职： 引脚功能详解： 引脚名称 数字混音台： 多个 I²S 通道同时传输不同音轨 主时钟同步所有通道，避免相位差 支持动态调整采样率和位深 汽车音响： 车载主机通过 I²S 连接多个车门扬声器 支持数字音效处理（如均衡器、环绕声） 抗干扰设计适应车载电磁环境 四、调试实战：常见问题与解决方法 4.1 没有声音：从硬件到软件排查 第一步：查硬件连接 用万用表测各引脚电压：BCLK/LRCK 应有方波，SDATA 有数据跳变 示波器看时钟信号：频率是否正确（如 每个时间段传一个声道 需要更高的 BCLK 频率（如 44.1kHz×6×24=6.3504MHz） 所有声道共用一个 LRCK，通过数据位置区分声道 方案 2：多个 I²S 接口 每个 I²S 接口传两个声道 3
37210编辑于 2026-01-21- 来自专栏贾维斯Echo的博客
计算机硬件组成（3）
（对硬件损耗巨大，极易损坏，要做好监控，防患于未然） 服务器分类： 尺寸：1U、2U、4U 外形： 塔式 小型机----》高端定制（过时） 云主机 品牌：dell、惠普、IBM 计算机硬件组成 ： CPU（控制器+运算器） 储存器： 内存--------》内存条：存取速度快，断电即消失 外存--------》机械硬盘：存取速度慢，断电不消失 输入设备 输出设备 计算机三大核心硬件：CPU、内存 ）*** cache：把硬盘的数据在内存中缓存好，cpu取的时候可以直接从内存中读取，从内存中读取数据，这个存数据的内存空间称为缓存区（cache）*** 内核态和用户态 内核态——>操作系统正在控制硬件 ：cpu、内存、硬盘等 3.BIOS读取CMOS存储器中的参数，选择启动设备 4.从启动设备上读取第一个扇区的内容（称之为主引导记录mbr）（MBR主引导记录512字节，前446为引导信息，后64为分区信息
58720编辑于 2023-10-18 - 来自专栏石开之旅
硬件笔记（6）----USB学习笔记3
除了端点 0 外，特定设备所支持的端点数量将由各自的设计要求决定。简单的设计（如鼠标）可能仅要一个 IN 端点。复杂的设计可能需要多个数据端点。 例如，低速人机界面设备（HID）设计的端点可能不超过两个 — 通常有一个 IN 端点和一个 OUT 端点。数据端点本身具有双向特性。只有对它们进行配置后才支持单向传输（具有单向特性）。 USB 规范中对实际的计算公式进行了解释，这些计算由 USB 硬件进行，这样可确保能够发出正确的响应。数据操作的接收方对数据进行 CRC 检查。如果两者匹配，那么接收方将发出一个 ACK。 根据设计要求，开发者使用端点描述符指出端点类型以及数据包最大尺寸。四种端点和各自的特性如下： 控制端点 — 这些端点支持控制传输（即所有设备支持的传输）。控制传输通过总线发送和接收设备的信息。 它通常用于HID 设计。这种传输的名称可引起误会。实际上，它并不是一个中断，但使用了一个轮询率。进行该传输时，主机将在预计时间间隔内检查数据。
1.6K30发布于 2019-07-02 - 来自专栏OpenFPGA
组合逻辑硬件建模设计（二）算术电路
组合逻辑硬件建模设计（二）算术电路 加法和减法等算术运算在处理器逻辑的设计中起着重要作用。任何处理器的算术逻辑单元（ALU）都可以设计为执行加法、减法、增量、减量运算。 算法设计由RTL Verilog代码描述，以实现最佳区域和较少关键路径。本节用等效的Verilog RTL描述描述执行算术运算的重要逻辑块。 四位全加器 许多实际设计使用多位加法器和减法器。使用基本元件作为全加器执行加法运算是经过工业实践验证的最佳方式。例如，如果设计人员需要实现四位加法器的设计逻辑，则需要四个全加器。 代码转换器 本节介绍设计中常用的代码转换器。正如名称本身所示，代码转换器用于将代码从一个数字系统转换为另一个数字系统。 Verilog支持四值逻辑，它们是逻辑“0”、逻辑“1”、未知“x”、高阻抗“z” 在设计中减少加法器的使用。加法器可以使用多路复用器实现。
1.6K20编辑于 2022-03-11 - 来自专栏OpenFPGA
组合逻辑硬件建模设计（一）逻辑门
组合逻辑硬件建模设计（一）逻辑门 一个高效的RTL工程是在最佳设计约束下工作，并使用最少数量的逻辑门。 --By suisuisi 组合逻辑和时序逻辑是数字电路重要组成部分，接下来将分为2~3篇文章介绍组合逻辑设计。 组合逻辑简介 组合逻辑通过逻辑门实现，在组合逻辑中，输出是当前输入的函数。 设计者的目标是使用最少数量的逻辑门或逻辑单元来实现逻辑。 设计师的思维过程应该是这样的： 设计应具有较小面积密度的最佳性能。面积最小化技术在组合逻辑或函数的设计中具有重要作用。在目前的情况下，使用硬件描述语言Verilog描述设计功能越来越复杂。 在描述设计功能时注意：确保灵敏度列表中列出了所有输入端口。
1.3K30编辑于 2022-03-11
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号