- 综合排序
- 最热优先
- 最新优先
- 来自专栏数字芯片
DDR3 IP核仿真
本文使用 IP 核自动生成的 DDR3 仿真测试激励对 DDR3 的 IP 核进行仿真。如图所示，打开路径....... \DDR3_test\DDR3_test.srcs\sources_1\ip\mig_7series_DDR3\ mig_7series_DDR3\example_design\sim下的 sim文件夹 ，这个文件夹下存放着 DDR3 仿真测试激励。 找到如下路径，添加所有的源码文件，这些源码文件则是 DDR3 的 IP 核。 ? ? 所有源码文件添加完毕，点击 Finish。 ? 以上就是DDR3的 IP 核仿真教程。 END
1.3K20发布于 2020-07-20 - 来自专栏python3
windows xp sp3 AMD双核
由于SP3已经集成了所有的KB系列补丁，所以当然也就集成了INTEL的双核补丁。 2.AMD的双核CPU 由于SP3仅仅集成了KB系列补丁，且运行如《波斯王子》等实时计算游戏过场动画的游戏时速度还不正常，所以就要按顺序安装AMD出的驱动，优化程序，和做如下的注册表修改。 :[url]http://www.amd.com/us-en/assets/content_type/utilities/AMD_Dual-Core_Optimizer_113.zip[/url] 3.
1.3K30发布于 2020-01-09 - 来自专栏AI科技时讯
卷积核3x3 vs 7x7
卷积核：3x3 vs 7x7 而现代卷积神经网络中的感受野又是怎样一回事?我们慢慢道来。 如图所示为3 × 3，步长为1的卷积操作，同单层卷积操作一样，相邻两层中后层神经元在前层的感受野仅为 3 × 3，但随着卷积操作的叠加，第 L+3 层的神经元在第 L 层的感受野可扩增至7 × 7。 也就是说，小卷积核(如3×3)通过多层叠加可取得与大卷积核(如 7×7) 同等规模的感受野，此外采用小卷积核同时可带来其余两个优势: 第一，由于小卷积核需多层叠加，加深了网络深度进而增强了网络容量和复杂度 而三层3×3卷积核堆叠只需三倍单层3×3卷积核个数的参数，即 3×[C × (3 × 3 × C)] = 27C^2，远小于 7×7卷积核的参数个数。
1.6K20发布于 2019-08-15 - 来自专栏机器之心
苹果M3芯片最快年底上市：12核CPU加18核GPU规格曝光
M3 SoC 将是首款采用台积电 3nm 制程打造的 Apple Silicon M 系列芯片。 需要注意的是，M3 可能会像此前几代一样出现多个变体。 这些数字代表了全面的改进，但有关 M3 芯片在架构上的改进我们尚不知晓。此外，新的 TSMC N3 工艺应该提供一些时钟 / 效率优势，当然也能让苹果在相同的芯片尺寸下提高晶体管数量。 根据他的消息源，首批进行 3nm 芯片升级的将包括「配备 M3 的 iMac、高低端 MacBook Pro 和 MacBook Air。」 我们可以对未来产品进行大胆预测，将 M3 Pro 外延至「惯常的」Max 和 Ultra SKU 意味着 M3 Max 将配备多达 14 个 CPU 和 40 个 GPU 内核，而 M3 Ultra 将配备多达
67450编辑于 2023-05-16 - 来自专栏芯智讯
谷歌Tensor G3解析：9核CPU＋10核GPU，支持本地AI大模型！
9核CPU：性能相比上代提升超20% 根据Geekbench数据库曝光的谷歌Pixel 8 Pro所搭载的Tensor G3处理器的信息显示，其基于9核CPU架构，包括1个Cortex-X3超大核，主频 3.00GHz；4个Cortex-A715大核，主频2.45GHz；4个Cortex-A510小核，主频2.15GHz。 10核Mali-G715 GPU：性能稳定性偏低 Tensor G3的GPU采用的是10核心的Arm Mali-G715 GPU，它可以与苹果A17 Pro一样支持硬件级的光线追踪加速能力。 Tensor G3 最高可支持8K@30FPS编码。 相对于三星 4LPP＋制程，Tensor G3 使用的三星 4LPP 制程，能效要更低一些。
5.1K50编辑于 2023-10-07 - 来自专栏KI的算法杂记
SVM系列（二）：核方法概述---正定核以及核技巧
2.正定核 我们所说的核函数大部分都是正定核。在下面的探讨中，输入空间为 ， 。 2.1定义 正定核的定义有两种： •对于 ，若存在一个函数 ，使得 ，则称 为正定核函数•对于 ，如果 满足对称性以及正定性，则我们也称 为正定核函数 对第一条定义的说明：我们要将低维样本映射到高维 ，则我们需要一个映射函数，如果我们能够找到一个 函数，使得我们定义的 恰好是两个高维样本 的内积，则 就是一个正定核函数。 而在定义二中，我们只需要自己定义一个函数K，然后取任意N个样本，联合K求它们的Gram矩阵，只要该矩阵满足半正定性质，那么我们定义的函数K就是一个正定核函数。 3.核技巧 什么是核技巧？ 4.常见的核函数 伟大的前人已经帮我们定义好了很多的核函数，常见的有：
1.7K10编辑于 2022-07-29 - 来自专栏DeepHub IMBA
线性回归，核技巧和线性核
然后我将解释什么是核函数和线性核函数，最后我们将给出上面表述的数学证明。 sklearn.linear_model import LinearRegression np.random.seed(0) n = 100 X_ = np.random.uniform(3, 实际上还有很多其他有用的核，比如径向核(RBF)核或更一般的多项式核，它们可以创建高维和非线性特征空间。 np.random.seed(0) X = np.sort(5 * np.random.rand(80, 1), axis=0) y = np.sin(X).ravel() y[::5] += 3 sklearn.linear_model import LinearRegression np.random.seed(0) n = 100 X_ = np.random.uniform(3,
53030编辑于 2023-11-10 - 来自专栏鸿蒙开发笔记
OpenHarmony 轻内核A核源码分析系列七 进程管理 (3)
不管是初始化用户态进程还是内核态进程，都会使用这些函数，包含进程控制块初始化函数OsInitPCB、进程控制块初始化恢复函数OsDeInitPCB1.1 进程控制块初始化函数OsInitPCB进程控制块初始化函数OsInitPCB需要3个参数 ⑸处设置Idle进程编号为0，用户根进程编号为1，系统根进程编号为2，然后执行LOS_ListDelete把这3个进程从阻塞链表上删除。 需要3个参数，分别是进程控制块指针，标记用户态还是内核态进程的flags，进程名称name。 `1.OpenHarmony开发基础2.OpenHarmony北向开发环境搭建3.鸿蒙南向开发环境的搭建4.鸿蒙生态应用开发白皮书V2.0 & V3.05.鸿蒙开发面试真题（含参考答案） 6.TypeScript return ret; } idleProcess->threadGroupID = OsGetIdleTaskId(); return LOS_OK; }3.
22810编辑于 2025-06-08 - 来自专栏机器学习算法与理论
核技巧
内积计算： a=(a1,a2,a3,a4,…,an),b=(b1,b2,b3…,bn) ? 内积公式 高斯核，线性核，多项式核 而由于高斯核（径向基函数的高斯版本）是 ? 高斯核 高斯核能够基于向量的距离输出一个标量。内积的形式是向量相乘，得到单个标量或者数值，即维度一致，对应相乘相加即可。把内积运算替换成核函数，而不必做简化处理。 （这就是核技巧） 这样的指数形式，故可以用泰勒展开式展开成无穷级数的形式，每一项的x前系数都不同，而这里也就对应着其特征的不同。
1.4K60发布于 2018-04-10 - 来自专栏计算机视觉理论及其实现
核方法
令 为核函数 对应的再生核希尔伯特空间， 表示 空间中的h函数，对于任意单调递增函数 和任意非负损失函数 ，优化问题 表示定理对损失函数没有限制，对正则化项 仅要求单调递增，甚至不要求 是凸函数，意味着对于一般的损失函数和正则化项，优化问题的最优解 都可表示为核函数 的线性组合；这显示出核函数的巨大威力 人们发展出一系列基于核函数的学习方法，统称为“核方法”(kernel method)。最常见的，是通过“核化”(即引入核函数)来将线性学习器拓展为非线性学习器。 下面我们以线性判别分析为例来演示如何通过核化来对其进行非线性拓展，从而得到“核线性判别分析”(Kernelized Linear Discriminant Analysis，简称KLDA)。 把 作为(6.57)中的损失函数l，再令 ，由表示定理，函数h(x)可写为 于是由式(6.59)可得 令 为核函数 所对应的核矩阵， ，令 为第 类样本的指示向量，即
1.6K10编辑于 2022-09-03 - 来自专栏人人都是极客
A核与M核异构通信过程解析
一、 硬件层通信实现原理 二、驱动层Virtio下RPMsg通信实现 三、应用层双核通信实现方式 现在越来越多的产品具有M core和A core的异构架构，既能达到M核的实时要求，又能满足A核的生态和算力 TXVring区发送数据，从RXVring区读取接收数据，A核反之。 处理器支持消息传递单元（MessagingUnit，简称MU）功能模块，通过MU传递消息进行通信和协调，M核和A核之间通过寄存器中断的方式传递命令，最多支持4组MU双向传递消息，既可通过中断告知对方数据传递的状态 下面看下完成了1次从CoreA向CoreB 传递消息的具体过程： 寄存器输入输出通信模型 （1）CoreA写入数据； （2）MU将Tx 空位清0，Rx满位置1； （3）产生接收中断请求，通知CoreB ； （3）通过中断通知Core1数据到来，共享内存由avail链表区变至used区； （4）Core1收到中断，触发rpmsg的接收回调函数，从used区获取数据所在的共享内存的物理地址，完成数据接收；
1.3K40编辑于 2023-08-23 - 来自专栏芯智讯
英特尔重磅产品曝光：1.8nm制程，最多16核CPU和12核Xe3 GPU
而当前一代的Lunar Lake的主要核心都是基于台积电3nm制程制造。 而新一代的Panther Lake则将采用全新的代号为“Celestial”的Xe3 GPU架构，最高12核心。 Xe3 核 （TDP 45W） PTL-H SKU #2：4 个 P 核 + 8 个 E 核 + 4 个 LP-E 核 + 12 个 Xe3 核 （TDP 25W） PTL-H SKU #3：4 个 P 核 + 8 个 E 核 + 4 个 LP-E 核 + 4 个 Xe3 核 （TDP 25W） PTL-U SKU #1：4 个 P 核 + 0 个 E 核 + 4 个 LP-E 核 + 4 个 Xe3 Die 4”是计算Tile（面积114.3mm²），“Die 1”是平台控制器芯片（PCD，面积49.048mm²），“Die 5”是图形计算Tile（面积54.73mm²），“Die 2”和“Die 3”
71210编辑于 2024-09-12 英特尔Panther Lake细节曝光：18A制程，最高16核CPU+12核Xe3 GPU
其中，前三款均配备了4个P核、8个E核、4个LPE核，以及12核心的Xe3 GPU。而最后的Core Ultra 5 X338H则只有4个E核，GPU的Xe3核心也只有10个。 其中，前三款均配备了4个P核、8个E核、4个LPE核心，而Core Ultra 5 325H则只有4个E核心，这四款SKU均配备了4个Xe3 GPU内核。 首批的4个Core Ultra U系列分别为Core Ultra 7 360U、Core Ultra 5 350U、Core Ultra 5 340U、Core Ultra 3 320U。 其中，前三款均配备了4个P核和4个LPE核，P核则取消了。而Core Ultra 3 320U则进一步将P核削减至2个，LPE核还是4个。这四款SKU均也配备了4个Xe3 GPU内核。 具体来说，在硬件核心上，P核应对高负载、E核应对常规负载、LP-E核则负责一些低功耗的日常任务。
29410编辑于 2026-03-19- 来自专栏鸿蒙开发笔记
OpenHarmony 轻内核A核源码分析系列四（3） 虚拟内存
`1.OpenHarmony开发基础2.OpenHarmony北向开发环境搭建3.鸿蒙南向开发环境的搭建4.鸿蒙生态应用开发白皮书V2.0 & V3.05.鸿蒙开发面试真题（含参考答案） 6.TypeScript
21620编辑于 2025-06-03 - 来自专栏开源小分队
核污水与核废水的区别是什么？
8月24日，日本政府不顾国际社会反对，一意孤行地将福岛核污水排放到大海。 核污水与核废水的区别 日本政府就在国际上玩文字游戏，要把他们排放的核污水，称为“核废水”。 核污水，就是直接被“融化的反应堆”污染过的水，由于受到沾染而具有高度放射性。 排放污水的影响 将核污水排入海洋，海洋里的生物会吸收排放的核污水，核污水中的放射性物质会不断被海洋生物摄入，在海洋生物体内造成积累，人类再去吃这些海洋生物，污染物就会进入人类体内，且难以清除。 福岛核污水从排放之日起，57天内放射性物质就将扩散至太平洋大半区域，3年后美国和加拿大就将遭到核污染影响，10年后蔓延全球海域。 按照日本的说法，他们已经使用ALPS对核污水进行了无害化处理，经过处理后的核污水中，除了氚之外的绝大部分放射性元素都可以清除，氚浓度也将稀释到日本国家标准的1/40。
74610编辑于 2023-09-21 - 来自专栏bit哲学院
C++性能优化系列——3D高斯核卷积计算(八)3D高斯卷积
Y维度的计算是将一个Z平面上的二维数据中每行与卷积核中一个点相乘，并将31个点的卷积核计算出的结果累加至一行，更新到中间缓存的目标位置。 Z维度的计算是将一个Z平面的二维数据和卷积核中的一个点相乘，并将31个点的卷积核计算出的结果累加至一个二维平面，更新到结果的目标位置。这里对Y 和 Z维度的计算都是通过编译器ICC实现向量化。 代码实现如下： void GaussSmoothCPU3DBase(float* pSrc, int iDim[3], float* pKernel, int kernelSize[3], float 代码实现如下： void GaussSmoothCPU3DBase(float* pSrc, int iDim[3], float* pKernel, int kernelSize[3], float ，但显然有更高效的做法：只将卷积核展开一次，并保存在寄存器中复用，效率会更高。
1.3K20发布于 2021-02-10 - 来自专栏鸿蒙开发笔记
OpenHarmony 轻内核M核源码分析系列十七（3） 异常信息ExcInfo
= 0, OS_EXC_TYPE_TSK = 1, OS_EXC_TYPE_QUE = 2, OS_EXC_TYPE_NVIC = 3, , OsExcMemMsgGet, &g_excMemMaxNum);⑷ (VOID)LOS_RegExcHook(EXC_INTERRUPT, (ExcHookFn)OsExcMsgDump);}3、 `1.OpenHarmony开发基础2.OpenHarmony北向开发环境搭建3.鸿蒙南向开发环境的搭建4.鸿蒙生态应用开发白皮书V2.0 & V3.05.鸿蒙开发面试真题（含参考答案） 6.TypeScript
19410编辑于 2025-05-28 - 来自专栏7DGroup
性能基础之CPU、物理核、逻辑核概念与关系
逻辑核( logical core/processor，LCPU): 在同一个物理核内，逻辑层面的核。 逻辑核也一样，物理核通过高速运算，让应用程序以为有两个cpu在运算）。 高速在这两个逻辑核之间切换，让应用程序感知不到这个间隔，误认为自己是独占了一个核。 关系: 一个CPU可以有多个物理核。如果开启了超线程，一个物理核可以分成n个逻辑核，n为超线程的数量。 6 #cpu系列 Model: 63 #型号编号 Model name: Intel(R) Xeon(R) CPU E5-2680 v3 #一级缓存(具体为L1数据缓存） L1i cache: 32K #一级缓存（具体为L1指令缓存） L2 cache: 256K #二级缓存 L3
19.9K84发布于 2019-07-17 - 来自专栏芯智讯
国产32核服务器芯片龙芯3D5000验证成功
12月23日消息，据龙芯中科官方微信消息，近日，中科龙芯完成了32核龙芯3D5000初样芯片的验证。 据介绍，龙芯3D5000通过芯粒（Chiplet）技术将两个基于龙芯LoongArch自主指令集的3C5000的硅片封装在一起，是一款面向服务器市场的32核CPU产品。 具体来说，龙芯3D5000集成了频率2.0GHz以上的32个LA464处理器核和64MB片上共享缓存，支持8个满足DDR4-3200规格的访存通道，可以通过5个高速HyperTransport接口连接I /O扩展桥片和构建单路/双路/四路服务器系统，单机系统最多可支持四路128核。 龙芯3D5000片内还集成了安全可信模块功能。
89640编辑于 2023-02-09 - 来自专栏AI科技评论
为什么要用3x3卷积？偶数卷积核其实表现更强 | NeurIPS 2019
此外，在这些模型中3*3卷积核占主要地位，而偶数大小的卷积核(2*2,4*4)很少被采用。 当代的卷积神经网络都以3*3卷积为主，并且偶数卷积核被普遍认为不如奇数卷积核，因此很少被用作CNN的基本构建模块。 但是，当涉及到深层和大规模GAN网络时，3*3卷积核仍是首选。在关系强化学习中，采用两个C2层来实现4个像素表示的对象的推理和计划。 3. 方法 3.1 移位问题 本文从标准卷积核的空间相关性开始。自觉来看，用两个C2替换C3不仅可以使性能提高，而且还可以减少11%的开销，这是受到C5可以分解为两个C3的启发。 此外，即使将3*3卷积核视为4*4卷积核的子集(包含更多的参数和FLOPs)，将每个C3替换为C4也会降低准确性。
3.2K30发布于 2019-12-19
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号