- 综合排序
- 最热优先
- 最新优先
- 来自专栏小锋学长生活大爆炸
几个经典的数字电路设计
一、四人抢答器电路设计 二、数字电子钟电路设计 三、555与计数器构成分频器 四、一位二进制全减器 五、序列信号发生器电路 六、红绿灯控制 七、九路抢答器
2.6K20发布于 2020-08-13 - 来自专栏数字芯片
IC设计基础 | 数字IC设计经典笔试题
本文总结了数字IC设计公司的经典笔试题目-IC设计基础知识 引言 近年来，国内的IC设计公司逐渐增多，IC公司对人才的要求也不断提高，不仅反映在对相关项目经验的要求，更体现在专业笔试题目难度的增加和广度的延伸 为参加数字IC设计公司的笔试做准备，我们需要提前熟悉那些在笔试中出现的经典题目。 IC设计基础 1.什么是同步逻辑和异步逻辑？ 同步逻辑是时钟之间有固定的因果关系。 它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中 所以D0=0，D1=z’，D2=z，D3=1 22.latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的？ 每节课短短几分钟十几分钟，短小精悍，课程文档也写得很清楚，而且可以试听部分课程，推荐给验证方向的同学们~ 适用人群 在校大学生 在职数字IC设计和验证人员 跨行业转数字验证人员授课导师： 程序员Marshall
2.1K20编辑于 2022-09-19 - 来自专栏数字芯片
数字IC设计经典笔试题之【IC设计基础】
摘要 本文搜集了近年来数字IC设计公司的经典笔试题目，IC设计基础知识。 引言 近年来，国内的IC设计公司逐渐增多，IC公司对人才的要求也不断提高，不仅反映在对相关项目经验的要求，更体现在专业笔试题目难度的增加和广度的延伸。 为参加数字IC设计公司的笔试做准备，我们需要提前熟悉那些在笔试中出现的经典题目。 IC设计基础 1：什么是同步逻辑和异步逻辑？ 同步逻辑是时钟之间有固定的因果关系。 10：寄生效应在IC设计中怎样加以克服和利用（这是我的理解，原题好像是说，IC设计过 程中将寄生效应的怎样反馈影响设计师的设计方案）？ 它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中
1.8K10发布于 2020-07-20 - 来自专栏数字芯片
数字IC设计经典笔试题之【FPGA基础】
3：附加约束的作用？ 提高设计的工作频率（减少了逻辑和布线延时）；2：获得正确的时序分析报告；（静态时序分析工具以约束作为判断时序是否满足设计要求的标准，因此要求设计者正确输入约束，以便静态时序分析工具可以正确的输出时序报告）3： 语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM,这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可 10：IC
1.9K10发布于 2020-07-20 - 来自专栏数字芯片
数字IC设计经典笔试题之【verilog篇】
>=3’d6)begin cout<=3’d0; end else begin cout<=cout+3’d1; end end endmodule reset_n ) count <= 3'b000; else case ( count ) 3'b000 : count <= 3'b001 ; 3'b001 : count <= 3'b010; 3'b010 : count <= 3'b011; 3'b011 : count <= 3'b100; 3'b100 : count <= 3'b101; 3'b101 : count <= 3'b110; 3'b110 : count <= 3'b000; default : count <= 3'b000; endcase
3.2K20发布于 2020-07-20 - 来自专栏FPGA探索者
数字IC笔试题（3）——TTL和CMOS电路
C. TTL悬空相当于接了无穷大电阻，大于开门电阻，认为输入了高电平；CMOS悬空后，输入情况不确定是低电平还是高电平，所以一般会外接一个确定的电平；
1.1K21发布于 2021-10-12 - 来自专栏FPGA探索者
FPGA、数字IC系列（1）——乐鑫科技2021数字IC提前批笔试（上）
整理乐鑫科技2021届招聘的数字IC提前批笔试题，并做了部分答案和解析，有问题的地方欢迎一起探讨。 考虑读取，前15us共写入 3 * 1280=3840，读取 5*640=3200，需要存储640。 5.欲产生序列信号11010111，则至少需要（）级触发器 A: 3 B: 4 C: 2 D: 5 答案：A 解析：8位序列，2^3^=8。 6.已知R1= R2 = R3 = R4 = R5 = R6 = R,下图从电源两端向右看去的等效电阻为（2R）。 ? 7. 一批IC样品在测试中发现有setup或者hold时序问题 现取A B. 3.Verilog实现串行CRC-8，G(D)=D8+D2+D+1。 ?
1.4K20发布于 2021-03-15 - 来自专栏电子技术研习社
数字电子钟逻辑电路设计
1、 前言 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的应用。 2.设计任务和要求 用中小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下： 1．由晶振电路产生1Hz 标准秒信号。 2．秒、分为00—59六十进制计数器。 3．时为00—23二十四进制计数器。 4．周显示从1—日为七进制计数器。 5．可手动校正：能分别进行秒、分、时、日的校正。 （2）秒、分电路设计 ? 这个模块就是“秒”的部分，由74HC161芯片产生16进制计数，然后利用送数功能，当计时到1001（即十进制数字9）送0，实现0~9的循环，作为秒的个位。 （3）时电路设计 ? 时的电路设计与前面的分和秒类似，但是有些不同，主要是进位上面需要注意一下，个位上先是0~9循环两次，然后是0~4，接着向十位进位。十位上只能是0~2的循环。
6K61发布于 2020-07-10 - 来自专栏FPGA探索者
FPGA、数字IC系列（1）——乐鑫科技2021数字IC提前批笔试（下）
答案：A[3]|(~A[3]&A[2])，A[3]|(! A[3:2]&A[1]) 解析： A[3]=1时，B=2’11，B[1]=1，B[0]=1； A[3]=0，A[2]=1时，B=2’10，B[1]=1，B[0]=0； A[3]=0，A[2]=0，A[1 ]=1时，B=2’01，B[1]=0，B[0]=1； A[3]=0，A[2]=0，A[1]=0，A[0]=1时，B=2’00，B[1]=0，B[0]=0； B[1]=1时：A[3]|(~A[3]&A[2 6.已知R1= R2 = R3 = R4 = R5 = R6 = R,下图从电源两端向右看去的等效电阻为（2R）。 ? 7. 一批IC样品在测试中发现有setup或者hold时序问题 现取A B. 选择题部分： 单选和多选部分——乐鑫科技2021数字IC提前批笔试（上） FPGA探索者，公众号：FPGA探索者FPGA、数字IC系列（1）——乐鑫科技2021数字IC提前批笔试（上） 欢迎关注。
1.5K10发布于 2021-03-15 - 来自专栏数字芯片
2021 数字IC面经总结
本人四非本硕科班出身，秋招投递芯片的数字设计岗位，本科两个省赛，一个市级项目，一年的FPGA逻辑设计工作经验（猜对了就是9106福报），研究生两年数字IC设计的实习经验，自学了UVM和SV，在一家标准的 因为结合自己的专业和实习，当一名有FPGA经验的芯片设计工程师比较适合目前的我，所以主要投递2021届最卷的数字IC设计岗。 09 豪威科技 上海数字IC设计岗位，两轮技术面试加一轮HR面，全是电话面试没有见到过面试官，不提前说面试的时间直接打电话过来直接面的那种，搞得我二面有点措手不及，蹲在商城角落的星巴克面的。 因为是数模混合岗位，第一轮除了项目之外问了flow，UVM这些，做的也是模拟芯片的小模块数字电路设计，身为数字设计工程师去面模拟芯片公司的原因是，公司去年上市了，股价挺高的400+，绩效好的话能拿股票， 3、 对于大多数工程师来说，培训机制完善的大中厂作为应届生的起点会更好，薪资高的初创公司是大中厂工作几年跳槽的社招更青睐的。进入社会前期不怕你赚的钱少，就怕你没有时间思考学习。
4.5K52发布于 2021-05-20 - 来自专栏FPGA探索者
数字IC设计知识结构
一、IC 定义 IC就是半导体元件产品的统称，IC按功能可分为：数字IC、模拟IC、微波IC及其他IC。 数字IC就是传递、加工、处理数字信号的IC，是近年来应用最广、发展最快的IC品种，可分为通用数字IC和专用数字IC。 通用IC：是指那些用户多、使用领域广泛、标准型的电路，如存储器（DRAM）、微处理器（MPU）及微控制器（MCU）等，反映了数字IC的现状和水平。 三、数字IC设计全流程 ? 四、IC Design 前端设计 ： 4.1 SPEC拟写 （1）工艺的选定 ；（2）详细feature描述 （3）模块划分、IP选型； （4）架构规划 ；（5）时钟域、时钟结构规划；（6）电源域
2.8K31发布于 2021-07-09 - 来自专栏摸鱼范式
【白嫖IC设计课程】数字IC_FPGA设计入门
作者简介 杨宇翔 2006年成都电子科技大学毕业；数字电路前端设计从业14年；前Verisilicon Senior Staff Engineer；主要做视频IP设计（H.264/H.265编解码器设计 参与7颗ASIC/SOC芯片的开发（量产3颗）。目前3篇国家发明专利实审中。 数字IC/FPGA设计架构课 https://ke.qq.com/course/3293846 第一讲免费 ? 数字IC_FPGA设计入门 免费慕课 https://www.iccollege.cn/portal/courseDetail/376.mooc ?
2K20发布于 2021-04-07 - 来自专栏FPGA技术江湖
简谈数字电路设计中的抖动
今天和大侠简单聊一聊数字电路设计中的抖动，话不多说，上货。 既然说到了抖动，那么什么是抖动？那首先我们就来了解一下什么是抖动。 3. 抖动的测试方法 由于信号边沿的时间偏差可能是由于各种因素造成的，有随机的噪声，还有确定性的干扰。 这个指标在分析锁相环性质的时候具有明显的意义 有些特殊的应用（比如针对DDR2/3的时钟信号）还定义了N-cycle jitter，即相邻N个时钟周期的抖动变化。 3、时间间隔误差抖动（Time Interval Error） 所谓时间间隔误差，是指被测信号边沿相对于其参考时钟有效边沿的抖动。 ）等进行进一步的分解和研究 抖动是数字信号，特别是高速数字信号非常重要的一个概念，越是高速的信号，其比特周期越短，对于抖动的要求就越严格。
1.2K10发布于 2020-12-29 - 来自专栏数字芯片实验室
数字IC验证系列之objection mechanism
my_driver.sv(6) @ 0: uvm_test_top[my_driver] new is called 没有输出 "main_phase is called"和"data is drived" 示例3：
99020发布于 2020-06-12 - 来自专栏数字芯片
数字IC设计 | 入门到放弃指南
数字IC设计技能树： 数字IC设计技能树 1.语言 主流的Verilog、VHDL Verilog语言与软件语言最大的区别就是，因为它是用于描述电路的，因此它的写法是非常固定的，因为电路的变化是非常有限的 而对于那些只想做IC设计的同学而言，SystemVerilog同样也是值得学习的。 很多顶级的IC设计公司内部都开始使用SystemVerilog进行RTL设计了。 -> Perl在IC中的应用 脚本语言：Tcl 在IC设计这个领域中，Tcl是一门非常常见的语言。可以用于描述时序和管脚约束文件，UPF信息，也可以用来搭建简单的工作平台。 慢到快、异步FIFO（FIFO深度计算）等 ->时钟切换电路（Glitch-free clock switching circuit）、异步FIFO、同步FIFO、同步和异步FIFO、FIFO深度计算 3.
3.5K33编辑于 2022-04-06 - 来自专栏数字IC小站
【004】数字IC笔面试常见题
本期题目 异步复位同步释放怎么做；请画图和写代码解释； 奇数分频；偶数分频； 小数分频； 上期答案 【003】数字IC笔面试常见题 同步电路的意思就是来自同一个时钟，宽松的定义是来自同一个时钟源的不同时钟 Clifford论文系列--多异步时钟设计的综合及脚本技术（1） 跨时钟域电路设计1--单比特信号传输 总的来说，同步复位的优点大概有3条： a、有利于仿真器的仿真。
61110编辑于 2022-08-26 - 来自专栏数字IC小站
【010】数字IC笔面试常见题
本期考点 最近忙着毕业，文章写得粗糙，没有配合图，所以暂停更新这个计划，搞完毕设再更~ 上期答案 【009】数字IC笔面试常见题 //Synchronous module Sync_Pulse(
41620编辑于 2022-08-26 - 来自专栏数字IC小站
【007】数字IC笔面试常见题
上期答案 【006】数字IC笔面试常见题 功耗的来源分为个部分，分别是动态功耗，直通功耗，以及静态功耗。 低功耗设计方法： 在架构层面上：主要是采用多电压设计技术：1.在各个电压区域使用固定电压；2.各电压区域具有固定的多个电压，由软件决定选择哪一个电压；3.自适应的方式，各电压域具有可变的，由软件决定选择哪一个电压 系统时钟的选择，在不同情况下，选择不同的系统时钟；也可考虑异步电路设计；IP的选择。 后台回复数字“002”可获取低功耗设计的资料，资料较为完整。
49220编辑于 2022-08-26 - 来自专栏数字IC小站
【009】数字IC笔面试常见题
上期答案 【008】数字IC笔面试常见题 关于二进制转格雷码，其法则是保留二进制码的最高位作为格雷码的最高位，而次高位格雷码为二进制码的高位与次高位相异或，而格雷码其余各位与次高位的求法相类似。
33110编辑于 2022-08-26 - 来自专栏数字IC小站
【001】数字IC笔面试常见题
什么是建立时间？建立时间违例怎么解决？建立时间可能为负数吗？延迟和抖动对其分别有什么影响？ 什么是保持时间？保持时间违例怎么解决？保持时间可能为负数吗？为什么存在保持时间违例？延迟和抖动对其分别有什么影响？ 什么是传播延迟？传播延迟可能为负数吗？ 请举例说明上述情况~
28110编辑于 2022-08-26
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号