- 综合排序
- 最热优先
- 最新优先
- 来自专栏窗户
Scheme实现数字电路仿真(3)——模块
上一章介绍了数字电路的重要概念原语，可以用来做门级的元件。这一章里，我们在原语的基础上再引入模块的概念。 input a, b; output s, c; xor u1(s, a, b); and u2(c, a, b); endmodule 于是用两个半加器和一个或门级联就得到了一位的全加器，这应该是在学习数字电路的时候我们都会很熟悉的结果 ); or u3(out[1], s2, s3); endmodule 最终，4个全加器级联成1个4位加法器： module add4(in1, in2, cin, out); input [3: ), .b(in2[3]), .cin(c2), .out(out[4:3]) ); endmodule 我们在设计数字电路的时候，无论是用原始的原理图设计 make-primitive-instance xor-gate (list e f) (list g)) (make-primitive-instance and-gate (list e g) (list d)))) 上面长的不太像数字电路设计
71450发布于 2020-03-19 - 来自专栏加菲的博客
数字电路概述
博主大学专业课是没有数字电路的，缺少这门课的学习，也导致后续其他专业课的概念理解的不那么准确，最近结合网上多节公开课，对数字电路基础进行了粗略学习，下面是一些浅薄认知，可能有误，欢迎指正，特别是电子系专业或者通信专业的童鞋 1.前言 数字电路其实是计算机体系结构的基础，甚至可以说没有数字电路，就没有现代计算机。 这个位的数学含义： 在离散的随机变量x,有N个取值：X1,X2,X3...,Xn 取这里每个值的概率是：P1,P2,P3... 3.电气现象 有了信息用位编码的前提，前人决定使用“电气现象”来代表位(bit)，这里主要是利用电气现象以及百年来积累的电气现象相关知识： 电粒子在势能的差异：电压，广泛用于数字电路中 电磁场的相位与频率 通过电压的传输特性，制定了数字电压的规范，以尽可能抗击不能避免的干扰，让整个数字电路系统中只跑0或1，且一根电线就跑1位。
87420编辑于 2022-06-23 - 来自专栏开源FPGA
数字电路基础
1 reg Q; 2 always @(posedge clk or posedge rst)begin 3 if(rst == 1'b1) 4 Q <= 1'b0; 5 else if
1.1K10发布于 2018-12-04 - 来自专栏十二惊惶的网络安全研究记录
数字电路实验报告
二、实验内容和原理 1、数字逻辑实验箱 目前数字电路的实验，通常都在数字逻辑实验箱上进行，实验箱一般包括以下几个部分组成： ① 直流稳压电源 ② 脉冲源③ 逻辑电平显示数据电平开关 ④ BCD七段译码显示 ②接通电源，按表2-3的要求进行实验。将测得的结果填入表中。 3、了解不同触发器之间的相互转换。 (3)逻辑功能测试 将 和端置1，按表6-3的要求进行实验，并将测试结果填入表中。 3.参照引脚图 我们可以进行连线，并进行测试。
1K10编辑于 2024-02-28 - 来自专栏TechBlog
FPGA：数字电路简介
文章目录 数字电路的历史 电子管时代 晶体管时代 半导体集成电路IC 时代 IC的发展阶段 EDA (Electronics Design Automation) 技术 数字集成电路的分类 数字集成电路的集成度分类 从器件导电类型不同 从器件类型不同 数字电路的历史 数字电路是数字计算机和自动控制系统的基础，它的发展是以电子器件的发展为基础的，器件的发展可以大致上分为3个阶段： 电子管（1906年） 晶体管（1947 年） 集成电路（Integrated Circuit，简称IC，1958年） 器件发展的几个阶段： 数字电路发展特点: 以电子器件的发展为基础 电子管时代 电压控制器件: 电真空技术 1906年，福雷斯特等发明了电子管 目前：芯片内部的布线细微到纳米(90~5 nm)量级，微处理器的时钟频率高达3GHz（109Hz） 将来：高分子材料或生物材料制成密度更高、三维结构的电路 电路设计方法伴随器件变化 从传统走向现代 (a ～5.5V具有TTL输入电平的快速CMOS，供电电源为4.75～5.25V 74FCT 低电源电压型，供电电源为2.0～3.6V 74LVC 早期CMOS IC典型代表是4000系列，其供电电源在3～
1K10编辑于 2023-01-13 - 来自专栏HAUE_LYS'Blog
数字电路与逻辑：实验一
图片 提示 ---- \color{red}{仅提供题目中的卡诺图的化简式，及其对应图像。} ---- a 段 图片 b 段 图片 c 段 图片 d 段 图片 e 段 图片 f 段 图片 g 段 图片 参考答案 \color{red}{成品电路图可由以下各段组合而成，建议独立完成最终电路图，或参考卡诺图化简式。}\\\\ \color{red}{答案仅供参考，抄袭必究。} 实验1-逻辑门电路-参考答案
42830编辑于 2022-09-29 - 来自专栏陌上风骑驴看IC
数字电路实现中的DRC
数字电路实现中的DRC 老驴只知道以下三类： Timing 相关的DRC: transition, capcitance, fanout. Physical 相关的DRC, 无数多条。 Timing 相关的DRC ---- Max/min Transition time: 用于约束信号翻转时上升或下降过程所允许的最大或最小时间，在数字电路实现过程中，该值可以从library 中读出，或用命令 Max/Min Capcitance: 定义cell inout 或output port 能够驱动的最大和最小电容负载，在数字电路实现过程中，该值可以从library 中读出，或用命令set_max_capacitance
2.9K30发布于 2019-12-03 - 来自专栏全栈程序员必看
数字电路实验环境 （Quartus II 9.0）
大家好，我是孙不坚1208，记录一下数字电路这门课的实验环境（（Quartus II 9.0））安装。
1.5K20编辑于 2022-09-14 - 来自专栏数字积木
数字电路中的有符号数
在数字电路中，数据是按照二进制的格式进行存储的。对于数字电路中的变量，可以进行算数运算和逻辑运算。 1,算数运算和逻辑运算： 算数运算：包括数值的加，减，乘，除，幂运算，开方运算等。 例如： Reg signed [3:0] rega; Rega=-2; //rega的值为1110（14），表示-2的补码。 Verilog中定义的变量，默认下为无符号类型。 3,有符号数与无符号数运算： 1.只有两个操作数都是有符号数，才会把两个操作数都看作有符号数计算，否则无论是有符号数还是无符号数都会按照无符号数计算。 3，当变量定义为有符号类型时，输入的数值被转换为补码，按照补码的计算规则来进行数值计算，输出的计算结果要按照补码来解析。 第二组（3，4，5，6行）的变量定义为有符号，此时，用有符号数（补码）的形式来解析输入输出数值，结果才正确。如果用无符号数的形式来解析输入输出数值，结果反而正确。
1.4K30发布于 2021-04-15 - 来自专栏窗户
Scheme实现数字电路仿真(2)——原语
x (x 3)) (x)得到6 这样，每次x都是一个闭包，现在要看如何定义make-sum。
95820发布于 2020-02-18 - 来自专栏全栈程序员必看
数字电路实验（一）——译码器
选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为【C:\Users\lenovo\Desktop\笔记\大二上\数字电路 3、编译与调试。确定源代码文件为当前工程文件，点击【processing】-【start compilation】进行文件编译。编译结果有一个警告，文件编译成功。 4、波形仿真及验证。 选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为【C:\Users\lenovo\Desktop\笔记\大二上\数字电路 3、编译与调试。确定源代码文件为当前工程文件，点击【processing】-【start compilation】进行文件编译。编译结果有一个警告，文件编译成功。 4、波形仿真及验证。 选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为【C:\Users\lenovo\Desktop\笔记\大二上\数字电路
1.4K20编辑于 2022-09-14 - 来自专栏小锋学长生活大爆炸
几个经典的数字电路设计
一、四人抢答器电路设计 二、数字电子钟电路设计 三、555与计数器构成分频器 四、一位二进制全减器 五、序列信号发生器电路 六、红绿灯控制 七、九路抢答器
2.5K20发布于 2020-08-13 - 来自专栏全栈程序员必看
【Electronics】数字电路实验——交通灯设计
数字电路实验——交通灯设计 1.内容摘要 2.设计任务及要求 3.方案比较 方案一: 方案二： 4.单元电路的工作原理 4.1 单位时间模块 4.2 二分频信号产生 4.3交通灯控制电路模块 4.4 图3.1.3中，假设每个单位时间为3秒，则南北、东西方向绿、黄、红灯亮时间分别15秒、3秒、18秒，一次循环为36秒。其中红灯亮的时间为绿灯、黄灯亮的时间之和。 例如：假设每个单位时间为3秒，当南北方向从红灯转换成绿灯时，置南北方向数字显示为14，并使数显计数器开始减“1”计数。 固定R、G、Y的时间间隔为6:5:1，通过开关K可实现单位时间的切换（t=2或3秒）。 B:由于要可以手动设置单位时间t=2或3s，则首先就应该在单位时间模块进行改动，当K为0时，单位时间为2s，则电路实现二分频，当K为1时，单位时间为3s，则电路实现三分频。
2.8K20编辑于 2022-09-14 - 来自专栏FPGA技术江湖
FPGA零基础学习：数字电路中的时序逻辑
FPGA零基础学习：数字电路中的时序逻辑 大侠好，欢迎来到FPGA技术江湖。 本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会 数字电路中的时序逻辑 作者：郝旭帅 校对：陆辉 在各种复杂的数字电路中，不但需要对二值信号进行算数运算和逻辑运算，还经常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本逻辑单元。 图3 ：电平触发的SR触发器的电路结构和图形符号 思考：电平触发的SR触发器的工作原理？
94920发布于 2021-03-15 - 来自专栏陌上风骑驴看IC
论STA | 数字电路中的串扰
数字电路中的串扰，是个庞大艰深的话题，Signal Integrity (SI) 分析是STA 中重要且复杂的部分。数字电路是01 的世界，用『攻受』来理解数字电路的串扰很合适。 ? 在数字电路中，任何两条相邻的线之间都可能『私通』，私通的通道是『耦合电容』。 理想数字电路跟理想世界一样，只有纯粹的01 要消除一切0.5. 但串扰不同于基佬，基佬可以使世界变得更美好，串扰却总是具有破坏性。
2.3K22发布于 2019-10-06 - 来自专栏考研复试面试
数字电路mutisim仿真电路搭建重点总结
数电实验 Mutisim 仿真的应用范围广泛，包括数字电路设计、教学、科研等领域。它可以帮助用户快速验证电路设计的正确性，提高设计效率，降低成本。 数字电路元件在 Mutisim 中的应用 数字电路元件主要包括门电路、触发器、计数器、译码器、编码器等。在 Mutisim 中，这些元件可以通过元器件库进行选择和放置。 编码器是数字电路中的编码元件，包括二进制编码器、优先编码器等。在 Mutisim 中，可以通过设置编码器的输入信号和输出端口，进行编码和传输的仿真。 通过 Mutisim 软件的仿真功能，可以在不实际搭建硬件电路的情况下，进行数字电路的设计、调试和分析，提高学习效率和实践能力。 资源简介： 教材：选择一本权威的数字电子技术教材，如《数字电子技术基础》《数字电路与逻辑设计》等，系统地学习数字电路的理论知识。
60910编辑于 2024-10-17 - 来自专栏全栈程序员必看
数字电路实验（三）——加法器、运算器
选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为【C:\Users\lenovo\Desktop\笔记\大二上\数字电路 3、编译与调试。确定源代码文件为当前工程文件，点击【processing】-【start compilation】进行文件编译。编译结果有一个警告，文件编译成功。 4、波形仿真及验证。 3、编译与调试。确定源代码文件为当前工程文件，点击【processing】-【start compilation】进行文件编译。编译结果有一个警告，文件编译成功。 4、波形仿真及验证。 3、编译与调试。确定源代码文件为当前工程文件，点击【processing】-【start compilation】进行文件编译。编译结果有一个警告，文件编译成功。 4、波形仿真及验证。 3、编译与调试。确定源代码文件为当前工程文件，点击【processing】-【start compilation】进行文件编译。编译结果有一个警告，文件编译成功。 4、波形仿真及验证。
1.5K20编辑于 2022-09-14 - 来自专栏电路基础知识分享
数字电路-可预置倒计时器电路
数字电路之于FPGA意义重大。 目录：一、简介二、电路组成1、秒脉冲发生器2、计数器3、译码及显示电路4、控制电路5、电路的变体三、元件功能四、掌握数字电路的意义前置知识：卡诺图与逻辑代数化简法、数字电路-时序逻辑电路。 3）S3：暂停/继续按键。按动S3计时器暂停计时，显示器保持不变；当再次按动S3，计时器继续累计计时。 三、元件功能四、掌握数字电路的意义学习数字电路对于理解和掌握FPGA（Field Programmable Gate Array现场可编程门阵列）设计至关重要。 设计思路数字电路设计培养了一种系统化的思维方式，对于设计FPGA电路非常有用。时序分析对数字电路时序的深入理解将帮助你优化FPGA设计，避免时序违规。
1.1K10编辑于 2024-05-28 - 来自专栏窗户
Scheme实现数字电路仿真(1)——组合电路
Colin-Cai/p/11938885.html 作者：窗户 QQ/微信：6679072 E-mail：6679072@qq.com EDA是个很大的话题，本系列只针对其中一小部分，数字电路的仿真 门级电路 学过数字电路，我们都知道与、或、非三个门。虽然从实际上真实电路的角度来说，与非门、或非路一般比起与、或门更为简单，但一般情况下我们可能更喜欢从与、或、非说起。 RTL描述方式)： wire a; wire b; wire c; wire d; wire e; wire f; wire g; not u1(e, a); or u2(f, b, c); xor u3( input x, input y); wire nx; wire ny; wire p; wire q; not u1(nx, x); not u2(ny, y); and u3( 比如列表 '(1 2 3)实际上是'(1 . (2 . (3 . ())))，也就是如下图这样的结构 ? 既然pair里存的是引用，Scheme早在最早的标准中就规定了set-car!
1.2K20发布于 2019-12-16 - 来自专栏FPGA技术江湖
简谈数字电路设计中的抖动
今天和大侠简单聊一聊数字电路设计中的抖动，话不多说，上货。 既然说到了抖动，那么什么是抖动？那首先我们就来了解一下什么是抖动。 在通信或者信号传输中，由于收发双方都会采用一定的时钟架构来进行时钟的分配和同步，缓慢的时钟漂移很容易被跟踪上或补偿掉，因此wander对于数字电路传输的误码率影响不大，高速数字电路测量中关心的主要是高频的 3. 抖动的测试方法 由于信号边沿的时间偏差可能是由于各种因素造成的，有随机的噪声，还有确定性的干扰。 这个指标在分析锁相环性质的时候具有明显的意义 有些特殊的应用（比如针对DDR2/3的时钟信号）还定义了N-cycle jitter，即相邻N个时钟周期的抖动变化。 3、时间间隔误差抖动（Time Interval Error） 所谓时间间隔误差，是指被测信号边沿相对于其参考时钟有效边沿的抖动。
1.1K10发布于 2020-12-29
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号