- 综合排序
- 最热优先
- 最新优先
- 来自专栏窗户
Scheme实现数字电路仿真(2)——原语
比如and门，用Verilog原语来描述如下 primitive myand(out,in1,in2); output out; input in1,in2; table // in1 in2 out 比如与门，我们是不是可以用以下函数来描述: (define (myand in1 in2) (if (and (= in1 1) (= in2 1)) 1 0)) 上述函数方便的表示一个组合逻辑 (let ((a (car input))(b (cadr input)) (c (caddr input))) (let* ((sum (+ a b c)) (cout (if (>= sum 2) 1 0)) (s (if (= cout 0) sum (- sum 2)))) (list cout s)))) 最后，我们考虑，原语可以为每一个信号可以加一个位宽。 x (x 2)) (set! x (x 3)) (x)得到6 这样，每次x都是一个闭包，现在要看如何定义make-sum。
95820发布于 2020-02-18 - 来自专栏加菲的博客
数字电路概述
博主大学专业课是没有数字电路的，缺少这门课的学习，也导致后续其他专业课的概念理解的不那么准确，最近结合网上多节公开课，对数字电路基础进行了粗略学习，下面是一些浅薄认知，可能有误，欢迎指正，特别是电子系专业或者通信专业的童鞋 1.前言 数字电路其实是计算机体系结构的基础，甚至可以说没有数字电路，就没有现代计算机。 这个位的数学含义： 在离散的随机变量x,有N个取值：X1,X2,X3...,Xn 取这里每个值的概率是：P1,P2,P3... 答案落在了平均信息量的计算，在数学上，平均值就是期望:H(X)=E(I(X))=p1.log2(1/p1)+p2.log2(1/p2)+pi.log2(1/pi)，这就是我们经常听到的 熵： 这个熵确定了传输或者编码表达信息需要的位数的下限 通过电压的传输特性，制定了数字电压的规范，以尽可能抗击不能避免的干扰，让整个数字电路系统中只跑0或1，且一根电线就跑1位。
87420编辑于 2022-06-23 - 来自专栏开源FPGA
数字电路基础
1 reg Q; 2 always @(posedge clk or posedge rst)begin 3 if(rst == 1'b1) 4 Q <= 1'b0; 5 else if
1.1K10发布于 2018-12-04 - 来自专栏TechBlog
FPGA：数字电路简介
文章目录 数字电路的历史 电子管时代 晶体管时代 半导体集成电路IC 时代 IC的发展阶段 EDA (Electronics Design Automation) 技术 数字集成电路的分类 数字集成电路的集成度分类 从器件导电类型不同 从器件类型不同 数字电路的历史 数字电路是数字计算机和自动控制系统的基础，它的发展是以电子器件的发展为基础的，器件的发展可以大致上分为3个阶段： 电子管（1906年） 晶体管（1947 年） 集成电路（Integrated Circuit，简称IC，1958年） 器件发展的几个阶段： 数字电路发展特点: 以电子器件的发展为基础 电子管时代 电压控制器件: 电真空技术 1906年，福雷斯特等发明了电子管 1946年2月由宾州大学研制成功ENIAC 重达30 t 占地250m2 启动功耗150000 W 1.8万个电子管 保存80个字节 晶体管时代 电流控制器件半导体技术 1947年12月，Bell 年12月 Verilog HDL数字设计与综合(第2版), Samir Palnitkar著，夏宇闻等译, 电子工业出版社, 2015年08月 Verilog HDL入门(第3版), J.
1K10编辑于 2023-01-13 - 来自专栏十二惊惶的网络安全研究记录
数字电路实验报告
二、实验内容和原理 1、数字逻辑实验箱 目前数字电路的实验，通常都在数字逻辑实验箱上进行，实验箱一般包括以下几个部分组成： ① 直流稳压电源 ② 脉冲源③ 逻辑电平显示数据电平开关 ④ BCD七段译码显示 (2)将电平控制开关K4、K3、K2、K1的输出插孔与BCD码显示器的低位输入端D1、C1、B1、A1依次接通，将电平控制开关K8、K7、K6、K5的输出插孔与BCD码显示器的低位输入端D2、C2、B2 按图2-3连接好电路。 ②接通电源，按表2-2的要求进行实验。将测得的结果填入表中。 按图2-4连接好电路。 ②接通电源，按表2-3的要求进行实验。将测得的结果填入表中。 (2)直接置0、置1功能测试 按表6-2的要求，改变 、 (D和CP处于任意状态)，测试 、 的功能，并将测试结果填入表6-2中。
1K10编辑于 2024-02-28 - 来自专栏HAUE_LYS'Blog
数字电路与逻辑：实验一
图片 提示 ---- \color{red}{仅提供题目中的卡诺图的化简式，及其对应图像。} ---- a 段 图片 b 段 图片 c 段 图片 d 段 图片 e 段 图片 f 段 图片 g 段 图片 参考答案 \color{red}{成品电路图可由以下各段组合而成，建议独立完成最终电路图，或参考卡诺图化简式。}\\\\ \color{red}{答案仅供参考，抄袭必究。} 实验1-逻辑门电路-参考答案
42830编辑于 2022-09-29 - 来自专栏陌上风骑驴看IC
数字电路实现中的DRC
数字电路实现中的DRC 老驴只知道以下三类： Timing 相关的DRC: transition, capcitance, fanout. Physical 相关的DRC, 无数多条。 Timing 相关的DRC ---- Max/min Transition time: 用于约束信号翻转时上升或下降过程所允许的最大或最小时间，在数字电路实现过程中，该值可以从library 中读出，或用命令 Max/Min Capcitance: 定义cell inout 或output port 能够驱动的最大和最小电容负载，在数字电路实现过程中，该值可以从library 中读出，或用命令set_max_capacitance
2.9K30发布于 2019-12-03 - 来自专栏数字积木
数字电路中的有符号数
在数字电路中，数据是按照二进制的格式进行存储的。对于数字电路中的变量，可以进行算数运算和逻辑运算。 1,算数运算和逻辑运算： 算数运算：包括数值的加，减，乘，除，幂运算，开方运算等。 2,Verilog中有符号数的定义： 二进制数又分为 无符号数和有符号数。若要定义有符号类型数，需要加上关键词：signed 。不加关键词signed的默认为无符号变量。 例如： Reg signed [3:0] rega; Rega=-2; //rega的值为1110（14），表示-2的补码。 Verilog中定义的变量，默认下为无符号类型。 2，当变量定义为无符号时，将输入的值当做无符号数，按照无符号数的计算规则来进行计算，进行大小比较。计算得到的输出值按照无符号数进行解析时，结果才正确。 in_a = 0; in_b = 0; #500 $stop(2)
1.4K30发布于 2021-04-15 - 来自专栏全栈程序员必看
数字电路实验环境 （Quartus II 9.0）
大家好，我是孙不坚1208，记录一下数字电路这门课的实验环境（（Quartus II 9.0））安装。
1.5K20编辑于 2022-09-14 - 来自专栏小锋学长生活大爆炸
几个经典的数字电路设计
一、四人抢答器电路设计 二、数字电子钟电路设计 三、555与计数器构成分频器 四、一位二进制全减器 五、序列信号发生器电路 六、红绿灯控制 七、九路抢答器
2.5K20发布于 2020-08-13 - 来自专栏全栈程序员必看
数字电路实验（一）——译码器
选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为【C:\Users\lenovo\Desktop\笔记\大二上\数字电路 file-VHDL file】）-【OK】 2、写好源代码，保存文件（gg.vhd）。 选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为【C:\Users\lenovo\Desktop\笔记\大二上\数字电路 选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为【C:\Users\lenovo\Desktop\笔记\大二上\数字电路 mova=1其他为0 0011 11 R2输出movb=1其他为0 0011 R1 11输出movc=1其他为0 1001 R1 R2输出add=1其他为0 0110 R1 R2输出sub=1其他为
1.4K20编辑于 2022-09-14 - 来自专栏全栈程序员必看
【Electronics】数字电路实验——交通灯设计
数字电路实验——交通灯设计 1.内容摘要 2.设计任务及要求 3.方案比较 方案一: 方案二： 4.单元电路的工作原理 4.1 单位时间模块 4.2 二分频信号产生 4.3交通灯控制电路模块 4.4 4.单元电路的工作原理 4.1 单位时间模块 我们选择2秒为—个单位时间，则要求计数器每计2秒输出—个脉冲。 根据要求，令占空比q为66.67%，C取10μf，根据公式 t1=(R1+R2)Cln2 t2=R2Cln2 q=t1/(t1+t2) T=t1+t2 可求得R1=R2=51kΩ 实际连接图如下 采用74LS74（双D触发器）构成扭环形2进制计数器，即可得到输出周期为2s的信号，此信号作为交通灯控制电路的时钟信号。 当K输入0时，设单位时间t=2秒，则R、G、Y的倒计时初值分别为11、9、1；当K1输入1时，设单位时间t=3秒，则R、G、Y的倒计时初值分别为17、14、2。
2.8K20编辑于 2022-09-14 - 来自专栏窗户
Scheme实现数字电路仿真(3)——模块
上一章介绍了数字电路的重要概念原语，可以用来做门级的元件。这一章里，我们在原语的基础上再引入模块的概念。 endmodule 于是用两个半加器和一个或门级联就得到了一位的全加器，这应该是在学习数字电路的时候我们都会很熟悉的结果： ? s2, s3); endmodule 最终，4个全加器级联成1个4位加法器： module add4(in1, in2, cin, out); input [3:0]in1, in2; input .cin(c2), .out(out[4:3]) ); endmodule 我们在设计数字电路的时候，无论是用原始的原理图设计，还是使用HDL设计，一个大一点的设计一般都是如此级联或分层 make-primitive-instance xor-gate (list e f) (list g)) (make-primitive-instance and-gate (list e g) (list d)))) 上面长的不太像数字电路设计
71450发布于 2020-03-19 - 来自专栏考研复试面试
数字电路mutisim仿真电路搭建重点总结
数电实验 Mutisim 仿真的应用范围广泛，包括数字电路设计、教学、科研等领域。它可以帮助用户快速验证电路设计的正确性，提高设计效率，降低成本。 数字电路元件在 Mutisim 中的应用 数字电路元件主要包括门电路、触发器、计数器、译码器、编码器等。在 Mutisim 中，这些元件可以通过元器件库进行选择和放置。 通过 Mutisim 软件的仿真功能，可以在不实际搭建硬件电路的情况下，进行数字电路的设计、调试和分析，提高学习效率和实践能力。 资源简介： 教材：选择一本权威的数字电子技术教材，如《数字电子技术基础》《数字电路与逻辑设计》等，系统地学习数字电路的理论知识。 invite_code=2d67svo93r0gs
60910编辑于 2024-10-17 - 来自专栏陌上风骑驴看IC
论STA | 数字电路中的串扰
数字电路中的串扰，是个庞大艰深的话题，Signal Integrity (SI) 分析是STA 中重要且复杂的部分。数字电路是01 的世界，用『攻受』来理解数字电路的串扰很合适。 ? 在数字电路中，任何两条相邻的线之间都可能『私通』，私通的通道是『耦合电容』。 理想数字电路跟理想世界一样，只有纯粹的01 要消除一切0.5. 但串扰不同于基佬，基佬可以使世界变得更美好，串扰却总是具有破坏性。
2.3K22发布于 2019-10-06 - 来自专栏FPGA技术江湖
FPGA零基础学习：数字电路中的时序逻辑
FPGA零基础学习：数字电路中的时序逻辑 大侠好，欢迎来到FPGA技术江湖。 本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会 数字电路中的时序逻辑 作者：郝旭帅 校对：陆辉 在各种复杂的数字电路中，不但需要对二值信号进行算数运算和逻辑运算，还经常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本逻辑单元。 图2 ：SR锁存器（与非门）的电路结构和图像符号 与非门构成的SR锁存器的工作原理和或非门构成的SR锁存器类似，具体不在叙述。 因为n个触发器共有2的n次幂种状态，要保证触发器能表示的状态数要大于等于设计需要的状态数。
94920发布于 2021-03-15 - 来自专栏全栈程序员必看
数字电路实验（三）——加法器、运算器
选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为【C:\Users\lenovo\Desktop\笔记\大二上\数字电路 选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为【C:\Users\lenovo\Desktop\笔记\大二上\数字电路 选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为【C:\Users\lenovo\Desktop\笔记\大二上\数字电路 选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为【C:\Users\lenovo\Desktop\笔记\大二上\数字电路 选择保存项和芯片类型：【File】-【new project wizard】-【next】（设置文件路径+设置project name为【C:\Users\lenovo\Desktop\笔记\大二上\数字电路
1.5K20编辑于 2022-09-14 - 来自专栏窗户
Scheme实现数字电路仿真(1)——组合电路
Colin-Cai/p/11938885.html 作者：窗户 QQ/微信：6679072 E-mail：6679072@qq.com EDA是个很大的话题，本系列只针对其中一小部分，数字电路的仿真 门级电路 学过数字电路，我们都知道与、或、非三个门。虽然从实际上真实电路的角度来说，与非门、或非路一般比起与、或门更为简单，但一般情况下我们可能更喜欢从与、或、非说起。 异或门的真值表如下： 输入1 输入2 输出 真 真 假 假 真 真 真 假 真 假 假 假 同或门的真值表如下： 输入1 输入2 输出 真 真 真 假 真 假 真 假 假 假 假 真 组合电路 > (define s (cons 1 2)) > s (1 . 2) > (car s) 1 > (cdr s) 2 Lisp里的pair，像'(1 . 2)这样一个pair是以下这样的结构 ? 比如列表 '(1 2 3)实际上是'(1 . (2 . (3 . ())))，也就是如下图这样的结构 ? 既然pair里存的是引用，Scheme早在最早的标准中就规定了set-car!
1.2K20发布于 2019-12-16 - 来自专栏FPGA技术江湖
简谈数字电路设计中的抖动
今天和大侠简单聊一聊数字电路设计中的抖动，话不多说，上货。 既然说到了抖动，那么什么是抖动？那首先我们就来了解一下什么是抖动。 在通信或者信号传输中，由于收发双方都会采用一定的时钟架构来进行时钟的分配和同步，缓慢的时钟漂移很容易被跟踪上或补偿掉，因此wander对于数字电路传输的误码率影响不大，高速数字电路测量中关心的主要是高频的 2. 抖动的分类 抖动有两种主要类型：确定性抖动和随机性抖动。 确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。 2、周期到周期抖动（Cycle to Cycle jitter） 为了衡量时钟信号相邻周期的变化快慢，有时会用“周期到周期抖动”进行衡量，测量任意两个相邻时钟或数据的周期宽度的变动有多大，通过对周期抖动应用一阶差分运算 这个指标在分析锁相环性质的时候具有明显的意义 有些特殊的应用（比如针对DDR2/3的时钟信号）还定义了N-cycle jitter，即相邻N个时钟周期的抖动变化。
1.1K10发布于 2020-12-29 - 来自专栏全栈程序员必看
数字电路实验 05 – | 触发器及其应用
触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。
1.3K40编辑于 2022-09-14
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号