- 综合排序
- 最热优先
- 最新优先
- 来自专栏程序员
VHDL实现分频器
分频器） LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL STD_LOGIC); END clk_div; ARCHITECTURE clk_div_behavior OF clk_div IS SIGNAL counter:STD_LOGIC_VECTOR(2 THEN counter="000"; ELSE counter<=counter+1; END IF; END IF; END PROCESS; clk_div_2< =NOT counter(0); clk_div_4<=NOT counter(1); clk_div_8<=NOT counter(2); END clk_div_behavior; 占空比为2: 4的6分频器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL
1.3K30发布于 2019-05-25 - 来自专栏Java架构师必看
cdn加速的原理_一文读懂分频器
今天说一说cdn加速的原理_一文读懂分频器,希望能够帮助大家进步!!! 例子1：源站是域名源站为 www.a.com ，回源host为 www.b.com ，那么实际回源是请求到 www.a.com 解析到的IP，对应的主机上的站点 www.b.com 例子2：源站是IP源站为
1.6K30编辑于 2022-08-14 - 来自专栏全栈程序员必看
epp和edr_一文读懂分频器
2）防护：防护阶段一般还包括勒索诱捕、进程黑白名单、沙箱、自动隔离恶意文件的能力。 2、CWPP 与EDR 首先是两者的重合点，均具备资产识别、基线检查、漏洞管理、补丁管理能力，资产识别、漏洞管理上，青藤和长亭的产品做的都比EDR好，因为EDR漏洞识别是通过对比主机上的官方补丁编号查看是否有高危漏洞存在 2. 针对主机多维度的风险评估 青藤云安全可以从安全补丁、漏洞检测、弱密码、开放端口、应用风险、系统风险、账号风险等维度对Linux主机的风险做全面评估。 2.支持基于微隔离的流量可视 支持跨平台的主机访问策略控制，主机访问关系全网可视，支持虚拟化场景下业务主机漂移后策略仍然生效。 3. 入侵检测功能相对较弱 只支持爆破登录和Webshell检测 2. 不支持微隔离 不具备跨平台的主机南北向、东西向的访问控制和流量可视功能。 2.
4.2K10编辑于 2022-11-03 - 来自专栏FPGA技术江湖
源码系列：基于FPGA的任意分频器设计（附源工程）
今天给大侠带来基于FPGA的任意分频器设计，附源码，获取源码，请在“FPGA技术江湖”公众号内回复“任意分频器设计源码”，可获取源码文件。话不多说，上货。 ? 设计概述 在FPGA设计中，分频器一直都担任着很重要的角色，我相信很多人都已经想到了利用计算器来计算想要使用的时钟频率，但问题是仅仅利用计数器来分频，只可以实现偶数分频，而如果我需要三分频，五分频，七分频等等奇数类分频 设计原理 本次设计主要是设计一个可调的分频器，设置其参数，可以调节其输出的占空比，占空比的意思就是高电平所占周期的多少。 通过对两个计数器的计数，一个计算到了跳转下一个状态，等下一计数器计数到了又调回第一个状态，从而完成任意分频器的设计。 ? 7 ; parameter LW = 3 ; localparam s0 = 1'b0; localparam s1 = 1'b1; reg state; reg [2:
87710发布于 2020-12-29 - 来自专栏人力资源数据分析
人才数字发展转型（2）
在进行了数字化学习平台的引入后，接下来的问题就是平台的运营，以及平台如何结合线下的学习助推公司的人才发展和战略支持。首先我们面对的是平台内容的生成问题。 1、 培训课程的录制 我们平时都有很多线下的课程，可以对线下的课程进行现象的视频录制，然后进行编辑剪辑，可以作为线上的课程素材 2、 在线课程的设计 培训人员可以根据课程规划，进行微课的设计，一般微课都是以多媒体的形式呈现
50720发布于 2020-01-02 - 来自专栏机器学习实践二三事
数字图像学习2
二值化： bw = im2bw(f); %默认的二值 bw1 = im2bw(f,graythresh(f)); %使用全局阈值处理的logical图像 ? 从RGB空间到HSV空间： hsv = rgb2hsv(f); ? 获得其相应的H 、S和 V分量 subplot(2,2,1),imshow(hsv(:,:,1)) subplot(2,2,2),imshow(hsv(:,:,2)) subplot(2,2,3),imshow (hsv(:,:,3)) subplot(2,2,4),imshow(hsv) ? 当然还可以转到YCbCr空间， cbr = rgb2ycbcr(f); ? 转到NTSC彩色空间， ntsc = rgb2ntsc(f); ?
52720发布于 2019-05-26 - 来自专栏数字IC小站
【005】数字IC笔面试常见题
本期考点 数字电路中为什么大部分情况下避免使用latch？ 现在EDA工具这么高级，为什么还需要FPGA做验证？ 上期答案 【004】数字IC笔面试常见题 如图第一个方框内是异步复位和同步释放电路。有两个D触发器构成。第一级D触发器的输入时VCC，第二级触发器输出是可以异步复位，同步释放后的复位信号。 电路原理是用一个上升沿计数的计数器，每次计数到2时输出信号clkout翻转一次，每次计数到4时clkout再翻转一次，一直周期重复下去。其他的偶数分频器原理也是一样。 如果偶数分频系数是2的幂，就可以用2分频器级联得到；例如4分频就是两个2分频级联，下图就是用两个2分频器级联得到4分频器。 因为没办法用计数器表示0.7这种数字，所以就用一个等效的概念来进行8.7分频，原时钟87个周期的总时间等于分频后的时钟10个周期的总时间； 先做3次8分频得到时钟周期数是24，再做7次9（8加1）分频得到时钟周期数
61710编辑于 2022-08-26 AD9528的时钟分布特性
14路输出通道的每一路都包含一个带数字相位粗调功能的分频器，以及一个模拟微调相位延迟模块，允许全部14路输出具有时序对齐的高度灵活性。 当SYSREF用作频率源时，必须通过通道分频器的输出对信号进行重新计时，才能使用数字粗延迟 输出通道同步通过寄存器 0x032A 第0位的输出信号来同步复位8位通道分频器来实现。 当锁相环2（PLL2）首次在上电或复位后完成锁定时，系统会自动启动通道分频器的同步机制。后续的锁定与解锁操作不会触发重新同步，除非设备处于断电或复位状态。 当PLL2就绪时，通道分频器彼此自动同步 。 在正常工作状态下，通道的相位偏移参数会在AD9528开始输出信号前，通过SPI/I2C接口完成预设。 虽然分频器运行时无法调整数字粗相位偏移量，但无需关闭PLL1和PLL2即可实现所有输出信号间的相对相位调节。
23010编辑于 2026-03-23- 来自专栏个人测试
FPGA学习-7偶分频——六分频器
一、分频器 1.定义 分频器是数字系统设计中最常见的基本电路之一。所谓“分频”，就是把输入信号的频率变成成倍数地低于输入频率的输出信号。 分频器分为偶数分频器和奇数分频器，和计数器非常类似，有时候甚至可以说就是一个东西。 2.实现分频 想得到比固定时钟频率更慢的时钟，可以将固定时钟进行分频 想得到比固定时钟频率更快的时钟，可以将固定时钟进行倍频 又两种方式实现分频与倍频 ①锁相环pll ②自己编写verilog语言来实现 分频） 方式二：在系统信号中产生的（降频） 其区别如下，实现的条件一个是在分频之后为条件，另外一个是在系统时钟下产生的，我们建议使用第二种方式 图片 二、实现 1.方式一波形图 图片 图片 2. == 1’b0) cnt <= 2’b0; else if(cnt == 2’d2) cnt <= 2’b0; else cnt <= cnt + 1’b1; endmodule 仿真程序 `timescale
1.5K80编辑于 2022-08-16 - 来自专栏FPGA技术江湖
FPGA学习altera 系列 第十六篇 分频器设计
项目名称：分频器 具体要求：将本地晶振分频成一定的频率。 架构图如下： ? ? 系统设计： 1. 工程的名称：div_freq。 2. 状态转移图如下： ? div_freq_tb; reg clk; reg rst_n; wire clk_out; parameter HW = 3;//仿真时，高电平的周期数 parameter LW = 2; 高电平为3个周期，低电平为2个周期。本地晶振是50MHz,我们分频出来的时钟为10MHz，并且占空比为60%。 如果本地晶振或者输出的时钟和笔者的设计不同，请自行更改设计，以保证设计的正确性。
84210发布于 2020-12-29 - 来自专栏FPGA技术江湖
源码系列：基于FPGA的任意分频器设计（附源工程）
今天给大侠带来基于FPGA的任意分频器设计，话不多说，上货。 设计概述 在FPGA设计中，分频器一直都担任着很重要的角色，我相信很多人都已经想到了利用计算器来计算想要使用的时钟频率，但问题是仅仅利用计数器来分频，只可以实现偶数分频，而如果我需要三分频，五分频，七分频等等奇数类分频 设计原理 本次设计主要是设计一个可调的分频器，设置其参数，可以调节其输出的占空比，占空比的意思就是高电平所占周期的多少。 设计架构 设计框架图： 状态转移图： 通过对两个计数器的计数，一个计算到了跳转下一个状态，等下一计数器计数到了又调回第一个状态，从而完成任意分频器的设计。 7 ; parameter LW = 3 ; localparam s0 = 1'b0; localparam s1 = 1'b1; reg state; reg [2:
49610编辑于 2025-01-13 - 来自专栏全栈程序员必看
python小项目：2、猜数字
一、项目背景 需求分析： 随件产生1-100之间的数字，玩家负责才数字，每次猜测时都会的到反馈（大或小），直到猜中。 欢迎界面—输入用户姓名—获得初始10积分—进行游戏—得到结果—是否继续 游戏过程中记录玩家猜测次数，根据猜测次数继续计算得分 2次以内：+10分 4次以内：+6分 6次以内：+1分 超过6次： #玩家猜数字 player_count = 0 while True: player_number = input("请输入您猜测的数字：") player_number continue else: print("恭喜您，猜中了") break #积分判断 if player_count < 2: 请输入您猜测的数字：50 您猜测的数值略大 请输入您猜测的数字：25 您猜测的数值略大 请输入您猜测的数字：10 您猜测的数值略大 请输入您猜测的数字：5 您猜测的数值略小 请输入您猜测的数字：8 恭喜您
1K10发布于 2021-10-08 - 来自专栏太阳影的学习记录
数值分析笔记（2）——有效数字
有效数字 下面有解答，这里读者可以先自己想想。 有效数字与绝对误差限的关系 即任何一种数字我们都可以转换成标准浮点数的形式。 上图的 m 就是上上图中浮点数里面的 m 次幂的 m 。 我们尽量保留尽可能多的有效数字就是为了减小绝对误差。 例题： 回到一开始的例题： 上面这3个数字，对于 \pi 来说，他们的有效数字的位数分别是多少？ 答案分别是：2位有效数字，3位有效数字，2位有效数字（因为 \pi = 3.14159 \dots ，所以 5 不算）。 有效数字与相对误差限的关系 a_1 就是写成标准浮点数之后的第一位有效数字， n 就是有效数字的位数。
3K20发布于 2021-10-15 《数字图像处理》第2章-数字图像基础
学习目标 本章将深入探讨数字图像处理的基础理论，通过Python实践帮助读者： 理解人类视觉系统的基本原理 掌握图像从物理世界到数字形式的转换过程 学习图像取样、量化及像素关系的基本概念 掌握数字图像处理中的基本数学工具 能够使用Python实现图像基础处理操作 2.1 视觉感知要素 2.1.1 人眼的结构 人眼是自然界最精密的图像传感器之一。 class MathematicalToolsForImageProcessing: """ 数字图像处理数学工具的完整演示 """ def __init__ ，从人类视觉系统到数字图像的数学表示，涵盖了： 视觉感知原理：理解了人眼如何感知和处理图像信息 图像获取技术：掌握了从物理世界到数字图像的转换过程 取样量化理论：学习了空间和灰度分辨率的权衡 建议在实际操作中逐步运行代码，观察每个步骤的效果，以加深对数字图像处理基础概念的理解。 如果你有任何问题或建议，欢迎在评论区留言讨论！
30010编辑于 2026-01-21《数字图像处理》第 2 章 - 数字图像基础
今天给大家梳理《数字图像处理》第 2 章的核心内容 —— 数字图像基础。这一章是整个数字图像处理的入门基石，涵盖了从视觉感知到图像数字化、像素关系、数学工具等核心知识点。 2.4.2 数字图像的表示方法 采样和量化后的数字图像是二维矩阵： 2.4.3 空间分辨率与灰度分辨率 空间分辨率：单位长度内的像素数（如dpi、像素/厘米），分辨率越低，图像越模糊； 灰度分辨率：灰度级的数量 (im3, ax=axes[2], shrink=0.8) plt.tight_layout() plt.show() 2.6 数字图像处理常用数学工具简介 2.6.1 数组运算与矩阵运算的区别 数组运算 set_xlabel('灰度值') axes[2,1].set_ylabel('像素数') plt.tight_layout() plt.show() 小结 总结 数字图像基础的核心是“从光到数字”的转化 ：人眼感知光→传感器采集光信号→采样/量化转化为数字图像； 像素是数字图像的基本单元，其邻域、连通性、距离度量是图像处理的基础，而数组/矩阵运算、算术/逻辑运算等是核心工具； 分辨率（空间+灰度）直接决定图像质量
28110编辑于 2026-01-21- 来自专栏AI那点小事
CCF考试——201503-2数字排序
输入格式 输入的第一行包含一个整数n，表示给定数字的个数。 第二行包含n个整数，相邻的整数之间用一个空格分隔，表示所给定的整数。 样例输入 12 5 2 3 3 1 3 4 2 5 2 3 5 样例输出 3 4 2 3 5 3 1 1 4 1 评测用例规模与约定 1 ≤ n ≤ 1000，给出的数都是不超过 using namespace std; typedef struct num{ int data; int cnt; }Num; int cmp(Num data1,Num data2) = data2.cnt){ return data1.cnt>data2.cnt; } return data1.data<data2.data; } Num data
52710发布于 2020-04-20 2：Python字符串与数字
字符串（引号）：只有四种情况如下name="我是编程高手"name='我是编程高手'name="""我是编程高手"""name='''我是编程高手'''加法：n1="alex"n2="sb"n3="df"n4 =n1+n2+n3print（n4）="alexsbdf"乘法：n1="alex" n2=n1*10没有减法和除法数字：age=19a1=10a2=20a3=a1+a2a3=a1-a2a3=a1*a2a3 =100/10a3=2**4 2的4次方a3=39%8 #获取39除以8得到的余数739//8 是商=4temp=a%2if temp==0:print("偶数")else:print('奇数')以下两段代码第一段运行报出错
33700编辑于 2024-08-09- 来自专栏杨熹的专栏
TensorFlow -2: 用 CNN 识别数字
本文结构： CNN 建立模型 code 昨天只是用了简单的 softmax 做数字识别，准确率为 92%，这个太低了，今天用 CNN 来提高一下准确率。 ='SAME') # 定义 pooling 图层 def max_pool_2x2(x): # stride [1, x_movement, y_movement, 1] # 用pooling对付跨步大丢失信息问题 return tf.nn.max_pool(x, ksize=[1,2,2,1], strides=[1,2,2,1], padding='SAME' = bias_variable([64]) # 构建第二个convolutional层 h_conv2 = tf.nn.relu(conv2d(h_pool1, W_conv2) + b_conv2) # output size 14x14x64 # 经过pooling后，长宽缩小为7x7 h_pool2 = max_pool_2x2(h_conv2)
2.9K01发布于 2017-07-31 - 来自专栏数字IC经典电路设计
数字分频器设计（偶数分频、奇数分频、小数分频、半整数分频、状态机分频|verilog代码|Testbench|仿真结果）
快速导航链接如下： 个人主页链接 1.数字分频器设计 2.序列检测器设计 3.序列发生器设计 4.序列模三检测器设计 5.奇偶校验器设计 6.自然二进制数与格雷码转换 7.线性反馈移位寄存器LFSR 8 以下是数字分频器在IC设计中的一些应用： 时钟发生器：时钟发生器的原理是时钟分频，数字分频器可以用来将时钟信号分频为所需的频率。 数字锁相环（DLL）：数字分频器可以用于数字锁相环的设计中，以实现时钟的相位同步。在 IC 设计中，时钟同步是非常重要的一部分，因为时钟信号的稳定性和精度直接影响到整个系统的性能和可靠性。 数字锁相环是数字系统中的一种重要的时钟同步技术之一。你就说重不重要！ 数字频率合成器（DDS）：数字分频器可以用于数字频率合成器的设计中，以产生所需的频率。 总之，数字分频器在IC设计中有广泛的应用。它是数字系统中重要的组件之一，可以实现各种复杂的数字信号处理和时钟同步技术。它是现代电子技术中不可或缺的一部分。所以掌握数字分频器的设计是十分重要的！
11.5K40编辑于 2023-05-18 - 来自专栏Eureka的技术时光轴
【Arduino学习笔记】系列1 - 定时器配置一、Arduino定时器简介 二、定时器基本概念三、定时器配置代码
因此，需要对时钟频率进行分频处理，即预分频器。通过预分频器控制定时计数器的增量速度。 预分频器与定时器的计数速度如下： 定时器速度(HZ) = Arduino时钟速度(16MHz) / 预分频器系数 因此，1预分频器将以16MHz递增计数器，8预分频器将在2MHz递增，64预分频器= 250kHz = [16,000,000Hz /(预分频器*所需的中断频率)] - 1 记住，当你使用定时器0和2时，这个数字必须小于256，对于timer1小于65536。 所以如果你想每秒一次中断（频率为1Hz）：比较匹配寄存器= [16,000,000 /(预分频器 * 1)] -1 预分频器为1024，你得到：比较匹配寄存器= [16,000,000 /（1024 8kHz TCCR2A = 0;// set entire TCCR2A register to 0 TCCR2B = 0;// same for TCCR2B TCNT2 = 0;//initialize
8.9K20发布于 2021-03-02
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号