- 综合排序
- 最热优先
- 最新优先
- 来自专栏电子工程师成长日记
小型元器件介绍：排阻
排阻是将若干个参数完全相同的电阻集中封装在一起，组合制成的。它们的一个引脚都连到一起，作为公共引脚。其余引脚正常引出。 所以如果一个排阻是由n个电阻构成的，那么它就有n+1只引脚，一般来说，最左边的那个是公共引脚，它在排阻上一般用一个色点标出来。 排阻的识别方法 在三位数字中，从左至右的第一、第二位为有效数字，第三位表示前两位数字乘10的N次方（单位为Ω）。 如果阻值中有小数点，则用“R”表示，并占一位有效数字。 标示为“0”或…000”的排阻阻值为OΩ，这种排阻实际上是跳线（短路线）。 一些精密排阻采用四位数字加一个字母的标示方法（或者只有四位数字）。 如标示为“2341”的排阻的电阻为234×10=2340Ω。 排阻具有方向性，与色环电阻相比具有整齐、所占空间少的优势。 上拉排阻：上拉是相对下拉来说的。
83430编辑于 2022-07-21 - 来自专栏算法研习社
Python实现6种排序算法，快排只有6行？
通过实现 6 种经典的排序算法，尽展 Python 的简而美~ 快速排序 归并排序 堆排序 插入排序 冒泡排序 选择排序 快速排序 def quick_sort(arr): if len(arr ) right = quick_sort([i for i in arr[1:] if i > arr[0]]) return left + [arr[0]] + right 经典快排实现
74920发布于 2020-07-21 - 来自专栏RocksDB学习
RocksDB阻写
RocksDB有一个广泛使用的功能就是当flush或compact速度小于外部数据写入速度的时候可以阻写。 可以通过以下方法来判断你的DB是否存在阻写问题： 查看LOG文件，看是否有阻写的log输出； 查看LOG文件的Compatction状态，如下图： [WX20190930-175300@2x.png] 以下原因可能会导致阻写： memtable太多。 有一点值得注意，虽然写限速/阻塞配置和预计compaction数据量大小配置在每个colum family中，但阻写是针对整个数据库的，换句话说就是如果一个column family触发了阻写，那么整个数据库就会阻写 ） 如果阻写是由于level-0层有太多的文件或是预计compaction数据量太大，或是compaction速度赶不上写入速度。
2.4K20发布于 2019-09-30 - 来自专栏电气技术
什么是水阻柜液阻柜水电阻液态电阻起动柜
什么是水阻柜液阻柜水电阻液态电阻起动柜 作者：孟工 一、水阻的由来 水阻，顾名思义，即水电阻由于电动机直接起动时，起动电流会达到电机额定电流的 二、水阻的分类 按照电机的不同，分为两种水阻： 一种是转子串水阻，即电机属于绕线式电机，即转子回路未短接。此时通过改变起动过程中转子回路的电阻值来逐步实现软起动。 若以温度改变阻值，其柜内部主要包括： 1、 旁路柜：主要是起动完毕后，将水阻柜短接。 按一次原理的不同，和短接接触器的数量，有的在短接后将水阻完全拖开的，有的在短接后，水阻仍然带电。 “水阻起动信号”： 现一般的水阻柜，都是采用PLC控制，其中，水阻柜起动信号，取的是对应的开关起动柜的“断路器合闸状态”，也就是说，当开关柜的断路器合闸以后，水阻柜的PLC接收到信号后，就开始起动，如极板开始下移 即工频时，水阻仍正常起动，若变频时，则水阻柜不起动。 3、 水阻柜短接信号 变频改造前，水阻柜短接信号接收的是“下限位行程开关信号”。
1.2K60编辑于 2022-07-30 - 来自专栏阻容感
光颉科技AS系列抗硫化网络排阻：高可靠性电子系统的关键防护
光颉科技AS系列抗硫化网络排阻是一种单封装器件，内部包含由均质电阻元件组成的网络。该系列专为在含硫环境中工作而设计，能够有效抵抗硫化作用，确保电阻性能的稳定。 当电路布局中需要多个相同电阻时，采用AS系列抗硫化网络排阻不仅能带来使用上的便利，还能节省空间，是提升电路设计性价比的理想选择。
16910编辑于 2025-10-15 - 来自专栏阻容感
光颉科技CN系列网络排阻：微型化电子设计的高可靠性方案
光颉科技CN系列厚膜网络排阻是一种包含同质电阻元件网络的单封装器件，在多个相同电阻器应用的布局中，能带来便利，同时节省空间。 CN系列结构：图片CN系列降额曲线：图片CN系列命名规则：图片CN系列电气规格：光颉科技CN系列厚膜网络排阻，以其精密的集成设计、灵活的尺寸选择、以及基于钌基材料的卓越性能，为工程师提供了应对空间压缩和可靠性挑战的强有力工具
21610编辑于 2025-09-30 - 来自专栏机械之心
PCB阻焊是什么？
6、很多PCB油墨厂家为了降低成本，也都会大批量生产绿油，这也促使绿油价格会更低。7、PCB加工中，电子产品生产包括制板以及SMT，期间有几道工序要经过黄光室，而绿色PCB板在黄光室的视觉效果最好。 6、防止过波峰焊时锡珠弹出，造成短路。7、塞孔对SMT贴片制程会有一定的帮助。PCB组焊层与助焊层的区别PCB阻焊层我们已经解释过了，那PCB助焊层是什么呢？ 问题：曝光不良原因1：抽真空不良改善措施：检查抽真空系统原因2：曝光能量不合适改善措施：调整合适的曝光能量原因3：曝光机温度过高改善措施：检查曝光机温度（低于26℃） 问题：油墨烤不干原因1：烤箱排风不好改善措施 ：检查烤箱排风状况原因2：烤箱温度不够改善措施：测定烤箱实际温度是否达到产品要求温度原因3：稀释剂放少改善措施：增加稀释剂，充分稀释原因4：稀释剂太慢干改善措施：使用相匹配的稀释剂原因5：油墨太厚改善措施 符合油墨使用要求原因4：助焊剂异常改善措施：调整助焊剂原因5：后烘烤不足改善措施：检查后烘烤工序 问题：上锡不良原因1：显影不净改善措施：改善显影不净几个因素原因2：后烘烤溶剂污染改善措施：增加烤箱排风或喷锡前过机清洗
2.9K00编辑于 2023-04-24 - 来自专栏云计算专栏
云上如何玩转IPV6排障工具？
全球IPv4地址耗尽到底是怎么回事，全球IPv4地址耗尽后对我们有什么影响，IPv6又是什么？我们如何玩转IPV6排障工具？ 0.png IPv6介绍： 0.jpg IPv6标准报头中主要字段解释如下： Version：版本号，长度为4bit。对于IPv6，该值为6。 Traffic Class：流类别，长度为8bit。 IPV6公网地址足够多，可以直接给终端分配独立的全球IPV6公网地址，真正实现端到端更透明，成本更低。 IPv6排障工具： ping6测试网络连通性： 图片.png 图片.png dig查看一个域名是否具有AAAA记录： 图片.png telnet对应IPv6地址端口是否正常： 图片.png mtr测试 curl模拟测试IPv6业务请求： 图片.png 查看系统内IPV6路由表： 图片.png 本文主要介绍IPV6的一些基础知识，后续文章将会一步步深入分析具体案例！
1.4K31发布于 2019-12-20 - 来自专栏硅光技术分享
什么是忆阻器？
前两天听AI芯片的报告，有位教授提到了基于忆阻器的AI芯片，今早刚好DeepTech深科技里报道了密歇根大学在这方面的进展（基于忆阻器的AI芯片）。 借此机会，小豆芽搜集了下相关资料，深入了解下忆阻器。 忆阻器，英文名为memristor, 该单词由memory+resistor各取一半构成，其同时具备电阻和存储的性能。 对于四个常用的电路变量电压、电流、电荷与磁通量，彼此之间存在6个关系式，其中有5个关系式分别对应几种常用的电学元件与物理定律： 1）电阻，R=dV/dI 2）电容，C=dq/dU 3) 电感 ，L= （图片来自https://zh.wikipedia.org/wiki/%E6%86%B6%E9%98%BB%E5%99%A8） 据此，蔡教授提出了忆阻值的概念，定义式为 ? Status Solidi A 215, 1700875(2018) 刘东青，“忆阻器及其阻变机理研究进展”
3.4K21发布于 2020-08-13 - 来自专栏云计算专栏
IPv6排障工具之ping6完整过程细节剖析
实现ping主要通过ICMP协议，而实现ping6是通过ICMPV6协议，那么什么是ICMPv6呢？一个完整的ping6的过程究竟是怎样的呢？ (作者：腾讯云售后架构师 李彬文) 一、ICMPv6简介 ICMPv6（Internet Control Message Protocol for the IPv6）是IPv6的基础协议之一。 二、ICMPv6报文格式 ICMPv6报文格式如下图所示。 图片.png ICMPv6属于OSI七层协议栈的网络层，虽然和IPv6属于同一层，但是封装时必须先封装IPv6报文头部。 三、ICMPv6差错报文 ICMPv6差错报文用于报告在转发IPv6数据包过程中出现的错误，可以分为以下4种： 1）目的不可达错误报文： 在IPv6中间设备转发IPv6报文过程中，当设备发现目的地址不可达时 ，Code字段的值为0，然后交给IPv6协议封装； Step3：IPv6协议在ICMPv6基础上增加IPv6头部：（网络层封装） 图片.png 封装的源IPv6地址是接口网卡v6地址：2402:4e00
8.3K637发布于 2020-01-14 - 来自专栏C++
【排序算法】堆排、快排、归并排、各种排
1、堆 2、快排 颜色分类 颜色分类 class Solution { public: void sortColors(vector<int>& nums) { int i = 排升序，找cur2之前有多少个数比我大。 +] = arr[b2++]; for (int i = l; i <= r; i++) arr[i] = tmp[i]; return ret; } }; 排降序 int b1 = l, b2 = mid + 1, i = l; while (b1 <= mid && b2 <= r) { // 排降序
24810编辑于 2025-04-04 - 来自专栏脑电信号科研科普
脑间同步：道阻且长
近年来，动态脑间耦合机制的研究在社会神经科学领域掀起了风暴。特别是，脑间同步(IBS)是一种假定的神经机制，据说可以通过使多个大脑的功能整合来促进社会互动。在这篇文章中，我认为这一研究受到三个普遍和相互关联的问题的困扰。首先，该领域缺乏一个被广泛接受的IBS定义。其次，IBS需要能够指导实验设计和解释的理论。第三，在测试假设时，大量的任务和经验方法允许不适当的灵活性。这些因素共同削弱了IBS作为一个理论建构。最后，我将推荐一些可以解决这些问题的措施。
60330编辑于 2022-08-04 - 来自专栏电路分析
忆阻器科普知识
早期，忆阻器理论还没有出现，忆阻器典型 I-V 特征曲线被科研人员在 Ti O2、SiO2 等薄膜制备的三明治结构中观测到，但是没人知道这是什么现象。 数学模型在探讨忆阻器的工作原理时，我们不能忽视其数学描述的重要性。忆阻器的行为可以通过一组微分方程来精确刻画，反映了其独特的非线性特性。 根据形成导电细丝的机制，可分为：氧空位细丝型忆阻器金属细丝型忆阻器垂直结构 ：这种结构通过将活性层垂直排列来提高集成度。例如，基于CH3NH3PbI3(MAPbI3或OHP)的垂直结构忆阻器。 光电忆阻器 ：这类特殊结构的忆阻器结合了光电效应和阻变效应，实现了光控阻值调节。例如，基于二氧化铪(HfO2)和ZnO1-x/AlOy异质结的光电忆阻器。 该系统利用动态忆阻器阵列实现并行储备池层，通过非易失性忆阻器阵列实现读出层，展示了在实时处理时空信号方面的优势 。
2K23编辑于 2024-11-07 - 来自专栏CreateAMind
忆阻器玩Atari游戏
这种规则被称为元可塑性[6,7]。它们在需要不仅学习而且学会学习的复杂任务中起着重要作用，即元学习。 重要的是，该模型利用了所有六个突触功能（1）至（6），并且包含元学习，它可以集成到多层网络中，并且在各种具有挑战性的任务中优于具有较少生物真实性突触的更传统的ANNs。 因此，引入一种固有包含所有六种突触角色（1-6）的两端口忆阻器设备对于实现可扩展的神经形态硬件至关重要，这种硬件不仅高效节能，而且达到甚至超越传统人工智能方法的性能水平。 触发电导率增加的电压脉冲在所有情况下都是相同的，因此导致类似的∆F，而偏置电压是变化的（有关详细信息，请参阅补充材料S6节）。 为了量化作为偏置电压函数的衰减时间常数（Λ），我们对测得的曲线进行了指数拟合（请参阅补充材料S6节）。在我们的拟合中，Λ的最大值为1表示没有衰减，而最小值（Λ = 0）对应于立即衰减。
40110编辑于 2024-04-26 - 来自专栏阻容感
光颉科技CNF系列汽车级网络排阻解锁汽车电子的微型化与高可靠性密码
今天，我们以光颉科技的CNF系列汽车级厚膜阵列贴片电阻（网络排阻）为例，为您深度剖析如何在选型过程中避开暗礁，实现高效可靠的电路设计。
16810编辑于 2025-11-17 - 来自专栏NewBeeNLP
召回 粗排 精排，如何各司其职？
精排-最纯粹 精排是最纯粹的排序，也是最纯粹的机器学习模块。它的目标只有一个，就是根据手头所有的信息输出最准的预测。我们也可以看到，关于精排的文章也是最多的。 精排也是整个环节中的霸主，你在召回上的一个改进点，精排没有get到，那你这个改进点就不能在实际环境中生效。前面的环节想要做出收益，都得精排“施舍”。 粗排-略显尴尬的定位 相比于召回和精排，粗排是定位比较尴尬的。在有的系统里，粗排可以很丝滑的平衡计算复杂度和候选数量的关系。但是在有的例子中，粗排可能只是精排甚至召回的一个影子。 所以，粗排的模型结构大多数情况下都很像精排或者召回。 粗排是一个非常容易照本宣科的地方，因为粗排不是必需的环节。 如果你的候选数量非常少，那连召回都不需要了；如果你的精排能吃的下召回的输出，那可以考虑实验对比是不是需要粗排。但是假如不加粗排，总感觉欠缺点什么。
2.6K10发布于 2021-10-20 - 来自专栏信创系统开发
龙芯新世界之路，道长且阻
libxcb.so.1 => /lib/loongarch64-linux-gnu/libxcb.so.1 (0x00007fffe7d70000) libX11.so.6 .6 => /lib/loongarch64-linux-gnu/libm.so.6 (0x00007fffe78a0000) libpcre2-8.so.0 => /lib/loongarch64 => /lib/loongarch64-linux-gnu/libXau.so.6 (0x00007fffe77ec000) libXdmcp.so.6 => /lib/loongarch64 -linux-gnu/libXdmcp.so.6 (0x00007fffe77dc000) libfreetype.so.6 => /lib/loongarch64-linux-gnu/ libfreetype.so.6 (0x00007fffe7710000) libexpat.so.1 => /lib/loongarch64-linux-gnu/libexpat.so
1K00编辑于 2025-05-01 - 来自专栏嵌入式随笔
MDIO接口中的高阻态
本文介绍MDIO中的高阻态及其含义。 IDLE：帧结束后的空闲状态，此时MDIO无源驱动，处高阻状态，但一般用上拉电阻使其处在高电平，即MDIO引脚需要上拉电阻。 MDIO数据帧的时序关系如下： 其中TA根据是否为高阻态进行收发通信。 高阻态这是一个数字电路里常见的述语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样。 电路分析时高阻态可做开路理解。 也就是说理论上高阻态不是悬空，它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。
1.4K42编辑于 2022-05-11 - 来自专栏硅光技术分享
跨阻放大器TIA简介
TIA的全称是Transimpedance amplifier, 即跨阻放大器。先从字面上理解下，amplifier比较好理解，就是放大器，例如对电压放大。 由于是将电流放大为电压，增益定义为输出电压除以输入电流，增益的单位是电阻，因此将这种类型的放大器称为跨阻放大器。
16K43发布于 2020-08-14 - 来自专栏司钰秘籍
存内领域前沿,基于忆阻器的存内计算----浅析忆阻存内计算
新型的忆阻器包括磁效应忆阻器 、相变效应忆 阻器和阻变效应忆阻器等。 其中 ，阻变效应忆阻器 包含了基于阴离子的氧空位通道型阻变忆阻器和基 于阳离子型的导电桥型忆阻器(conductive bridging RAM, CBRAM)两类。 对于阻变效应忆阻器导电细丝的生长和断裂是导致阻值发生变化的关键机制之一。刚制备好的阻变效应忆阻器处于初始阻态 ，一般是高阻态 ，还没有阻变特性。 如图 6 所示 ，在运算前把忆阻器初始化为低阻态 ，当X1=X2 时 ，器件两端的压降为零 ，阻态保持低阻态不变 ，即 输出Y=1;当X1=1 且X2=0 时 ，器件两端的压降为正 极性 ，阻态翻转为高阻态 进一步 ，加州大学圣巴巴拉分校 Strukov 团 队研究出了使用 4 个忆阻器件的三维状态实质 蕴涵逻辑 ，同时利用 6 个忆阻器件来重复扩展 IMP ，可以在 14 步内实现 1 个全加法器。
2.8K12编辑于 2024-04-04
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号