- 综合排序
- 最热优先
- 最新优先
- 来自专栏Pou光明
1_工业总线开发方案概述
准备进一步深入了解工业现场总线知识，搜索到的知识记录于此。 一、开源学习资料 1. 它可以运行在PLC、工业计算机、嵌入式系统等不同的设备上。 资料比较少，附一个链接： https://ayayin.blogspot.com/2018/01/opener.html 4. abbucket=19&id=606014424744&ns=1&sku_properties=-4:-3;-1:-4&spm=a21n57.1.item.5.5884523czgfCcc EtherCAT 笔者最开始学习三种工业通讯的开发板也是该方案。 1.2 etherCAT主站： https://item.taobao.com/item.htm? 4、支持三种协议的大厂开发板 4.1 德国赫优讯-NETX90通讯芯片 后续有新的发现再补充。
76910编辑于 2024-04-12 CAN总线：工业控制的神经中枢
4.多领域延伸：从汽车到全行业渗透最初，CAN总线的应用主要集中在汽车领域，随着其技术的不断完善和标准化，其高可靠性、抗干扰性、低成本的优势逐渐被其他行业认可，逐步延伸至工业自动化、智能楼宇、医疗器械、 如今，CAN总线已成为工业控制和嵌入式系统中最常用的串行通信技术之一。二、CAN总线的技术背景：为何能成为主流通信总线？ 4.总线仲裁：解决多节点通信冲突的核心机制CAN总线采用“多主站架构”，即总线上的所有节点都可以主动发送数据，无需依赖主设备控制，这就可能出现多个节点同时发送数据的情况，导致通信冲突。 4.易扩展：新增节点便捷，兼容性强CAN总线的总线型拓扑结构，使得新增节点时只需将设备并联接入CAN_H和CAN_L两根主线，无需重新布线、调整系统，扩展性极强；同时，ISO11898标准的统一，确保了不同厂商 CAN总线在工业自动化中的优势在于：抗干扰能力强，能够适应工业车间的高温、振动、电磁干扰等恶劣环境；传输距离远，可覆盖整个车间甚至工厂；易扩展，可根据生产需求新增设备，无需重新布线；成本低，适合大规模工业应用
32310编辑于 2026-02-13- 来自专栏Hello工控
CAN总线4大优点！！！
重量减轻：转向CAN总线可以帮助减少车辆线束的重量高达20公斤，从而降低例如燃油成本。 集中化诊断：根据设计，CAN总线允许你在CAN总线的任何地方连接一个接口，直接访问100%的通信流量。这极大地简化了诊断工作，因为你不需要为每个节点单独收集数据。 静默CAN记录：特别是，可以在“静默模式”下进行CAN总线数据记录，确保设备完全不影响CAN总线——这对于例如诊断来说至关重要。 限制：此外，CAN节点被设计为跟踪自己的错误，并在超过一定阈值时暂时或永久断开总线连接（即“总线关闭”）。 速度：虽然与传统以太网相比，经典CAN速度“慢”，但它仍然为当今大多数汽车/工业应用提供了足够的速度。一个1 Mbit/s的CAN总线能够每秒传输数千个CAN帧。
83110编辑于 2024-10-28 - 来自专栏摸鱼范式
深入AXI4总线-架构
知乎用户ljgibbs授权转发 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。 [二] 架构 五个独立通道 AXI4 总线的一大特征是它有 5 个独立的传输通道，这些通道都只支持单向传输。 作为类比，SPI 总线有 2 条单向传输通道：MISO， MOSI。 值得注意的是 AXI4 不再支持 WID 信号，这和 AXI4 的乱序机制有关，AXI4 规定所有数据通道的数据必须顺序发送。 AXI 总线需要借助总线互联IP（ Interconnect ）来实现多对的的拓扑，结构如下图。 结语 本文中我们了解了 AXI 总线的架构，它的五大通道以及各自的信号，最简单的读写操作流程以及AXI 总线的拓扑连接。
1.6K10发布于 2020-06-24 - 来自专栏痴者工良
浅入 ABP 系列(4)：事件总线
浅入 ABP 系列(4)：事件总线 版权护体©作者：痴者工良，微信公众号转载文章需要 《NCC开源社区》同意。 目录 浅入 ABP 系列(4)：事件总线 事件总线 关于事件总线 为什么需要这个东西 事件总线创建过程 订阅事件 事件 发布事件 全局异常加入事件总线功能 创建事件 订阅事件 发布事件 测试 记录事件 源码地址：https://github.com/whuanle/AbpBaseStruct 事件总线 关于事件总线 ABP 中，为了方便进程间通讯，给开发者提供了一个叫 事件总线 的功能，事件总线分为 本地事件总线、分布式事件总线，本篇文章讲的是 本地事件总线，系列教程中暂时不考虑讲解 分布式事件总线。 测试 创建一个 Action ： [HttpGet("/T4")] public string MyWebApi4() { int
1.3K20发布于 2021-04-26 - 来自专栏OpenFPGA
观察 AXI4-Lite 总线信号
图4‑53 添加测试信号 加载到SDK，并且在Vivado中连接到开发板。 Trigger Setup，点击“+”，选择 AXI_WVALID，双击添加。 图4‑54 添加信号 设置触发位置为 512 ? 图4‑55 设置触发位置 单击运行按钮，启动触发，进入等待触发状态。 ? 图4‑56 等待触发 单击 SDK 中的运行按钮后， VIVADO 中 HW_ILA2 窗口采集到波形输出，可以看到 AXI 总线的工作时序。 SDK中 mian.c 程序功能是向 AXI4 总线写入 1~4，再从 AXI4 总线读数据，从上面对未修改直接封装的 IP 分析，可以读出的数据应等于写入的数据。 从波形图可以看出，写入的数据是 1、 2、 3、 4，对应基地址的偏移地址是 0、 4、 8、 12。 ? 图4‑57 仿真结果 ? ＮＯＷ现在行动！
1.2K21发布于 2020-10-30 - 来自专栏数字积木
SPI总线传输的4种模式
Copy CPOL配置SPI总线的极性 CPHA配置SPI总线的相位 极性和相位，这么专业的名词，非常难理解。我们不妨从时序图入手，了解极性和相位的效果。 SPI总线的极性 极性，会直接影响SPI总线空闲时的时钟信号是高电平还是低电平。 如下图： SPI总线的相位 一个时钟周期会有2个跳变沿。而相位，直接决定SPI总线从那个跳变沿开始采样数据。 4种模式 CPOL 和 CPHA 的不同组合，形成了SPI总线的不同模式。
2.2K30编辑于 2021-12-13 - 来自专栏摸鱼范式
深入AXI4总线- AXI4的兄弟协议
知乎用户ljgibbs授权转发 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。 声明2：AXI 总线是 ARM 公司的知识产权 ? 备注： 下载手册可以到ARM官网搜AMBA ，需要注册 ARM 账号。 AXI4-Lite 说起来同样是弟弟，AXI4-Lite （为了方便，以下简称 Lite）应该算是亲弟，AXI4-Stream （Stream）那只能算表弟了，因为 AXI4-S 和他们没住在一本 specification 在去除地址概念后，Stream 协议主要面向高速的，大数据量的数据流传输，在今天的异构系统的数据传输中起着非常重要的作用，比如 Xilinx 的嵌入式系统 Zynq 中，Stream 总线是一项基础设施 transfer 的概念与 AXI4 中的同名概念完全相同，以一次 TREADY,TVALID 握手表示一次传输，每次 transfer 的数据传输量一般为数据总线的宽度。
1.8K10发布于 2020-06-24 - 来自专栏数字芯片
深入AXI4 总线实战：平台搭建
本文授权转发自知乎用户 ljgibbs 链接：https://www.zhihu.com/people/ljgibbs 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。 当前我对 AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。 欢迎来到深入 AXI4 总线的实战篇，在第一篇文章中，我们将搭建起我们的 AXI 仿真系统，帮助我们更好、更快地理解与运用 AXI 总线。 可以看到平台的外部信号仅包括时钟以及复位信号，总线事务激励都在内部发起。 active sim_all_config ，run simulation，然后按照下图将总线添加到波形窗口中，注意是总线而不是单独的信号，不然就没有惊喜了。 ? 诶，然后惊喜来了，花里胡哨！
1.5K22发布于 2020-11-04 - 来自专栏摸鱼范式
深入AXI4总线-传输事务结构
知乎用户ljgibbs授权转发 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。 我们 通过*深入AXI4总线（一）*了解到，双方握手信号就绪后，每个周期完成一次数据传输，因此 AXI Transfer 又被称为 AXI beat，一拍数据。 以上图为例，主机将 D[31:0] 防置于总线，在接下来的四个周期中，仅需对 WSTRB 进行移位，即可依次完成 4 个字节的传输。 该结构有利于 memory 类型的从机进行写入处理，这里设想一种实现方式，结合下图讲解，在 64bit 位宽的总线上进行 32bit 位宽传输，起始地址为 0x4 。 举个例子，总线位宽为 32bit 时，如果起始地址为 0x1002 ，则产生了非对齐现象。与 32bit 位宽总线对齐的地址需要能被 4 整除，即 ADDR[1:0] = 2'b0。
3.9K40发布于 2020-06-24 - 来自专栏摸鱼范式
深入AXI4总线-握手机制
知乎用户ljgibbs授权转发 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。 但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。 声明1：部分时序图以及部分语句来自 ARM AMBA 官方手册 （有的时候感觉手册写得太好了，忍不住就直接翻译了。。） 声明2：AXI 总线是 ARM 公司的知识产权 ? 备注： 下载手册可以到ARM官网搜AMBA ，需要注册 ARM 账号。 [一] 握手机制 VALID/READY 握手机制 AXI 总线共有 5 个独立的通道，分别为写地址、写数据、写回应、读地址、读数据通道。 发送方置高 VALID 信号表示发送方已经将数据，地址或者控制信息已经就绪，并保持于消息总线上。 接收方置高 READY 信号表示接收方已经做好接收的准备。 ?
1.9K20发布于 2020-06-24 - 来自专栏数字芯片
深入AXI4 总线实战：Hello AXI handshake
本文授权转发自知乎用户 ljgibbs 链接：https://www.zhihu.com/people/ljgibbs 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。 当前我对 AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。 欢迎来到深入 AXI4 总线的实战篇，系列第二篇文章中，我们将首先了解调用 AXI VIP 产生激励与响应的方法，并完成一个小目标：实现三种情况下的握手信号。 是的，新的激励加上了 headbig 字段，这来自于 深入 AXI4 总线 系列文章的英文名：Headbig AXI4。 数据块的数据类型为 bit [4 * 1024 * 8 - 1:0] 从机 slave 接下来，我们看一下从机的相关流程，定义于 axi_vip_master_mem_stimulus.sv 中。
1.6K12发布于 2020-11-04 - 来自专栏摸鱼范式
深入AXI4总线-传输事务属性（draft）
知乎用户ljgibbs授权转发 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。 声明2：AXI 总线是 ARM 公司的知识产权 ? 备注： 下载手册可以到ARM官网搜AMBA ，需要注册 ARM 账号。 处理器核、系统缓存以及外部存储控制器通过 AXI 总线接口互联。L1 缓存位于处理器核内部。当处理器访问外部存储中的数据，在 L1 缓存中缺失时，向外部缓存发起传输事务。 AXI4 的存储属性信号以 AXI3 作为基础，并做了一些改进。协议先叙述的 AXI3，再讨论 AXI4 的改进。那么本文则直接讨论 AXI4 了。 假设数据已经被缓存在中间组件中了，如果相邻的缓存事务中的数据正好要被写入相邻的地址（换句话说在一个 cache line 中），那么如果能把不同数据聚合起来，这样一来岂不是能减少写入数据的次数，减少对总线的占用
2.5K20发布于 2020-06-24 - 来自专栏根究FPGA
AXI总线的4K地址对齐问题
Address Space地址空间之后定义为存储器的逻辑可寻址空间，可以为Master总线访问的每个从设备进行分组，进行地址分配时默认根据主机进行分组，根据主机是否有对应的连接到从机，从而决定从机是否在这个分组 从上图可以看到：总的地址分配空间为4G（2^32个地址空间，每个地址对应8bit的映射空间）。 最后说明在对从设备进行地址分配时，每个从设备的地址最小对齐边界为4K，即地址的低12位全为0，这样表示地址范围大小为2^12=4K，4K对齐最大原因是系统中定义一个page大小是4K。 所以，为了更好的设定每个slave的访问attribue，就给一个slave划分4K空间： ? AXI 协议支持地址非对齐的传输，允许突发传输的首字节地址，即起始地址与突发传输位宽不对齐。 举个例子，总线位宽为 32bit 时，如果起始地址为 0x1002 ，则产生了非对齐现象。与 32bit 位宽总线对齐的地址需要能被 4 整除，即 ADDR[1:0] = 2'b0。
5.4K61发布于 2020-07-28 - 来自专栏OpenFPGA
ZYNQ中DMA与AXI4总线-DMA简介
ZYNQ中DMA与AXI4总线 为什么在ZYNQ中DMA和AXI联系这么密切？通过上面的介绍我们知道ZYNQ中基本是以AXI总线完成相关功能的： ? 图4‑34 连接 PS 和 PL 的 AXI 互联和接口的构架 在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三种总线，但PS与PL之间的接口却只支持前两种，AXI-Stream只能在 PL中实现，不能直接和PS相连，必须通过AXI-Lite或AXI4转接。 PS与PL之间的物理接口有9个，包括4个AXI-GP接口和4个AXI-HP接口、1个AXI-ACP接口。 图4‑37 DMAC在DMA中的作用示意图（一） ? 图4‑38 DMAC在DMA中的作用示意图（二） OVER -END-
4K22发布于 2020-09-28 - 来自专栏OpenFPGA
AXI总线详解-AXI4交换机制
AXI4交换机制 接口与互联 一个典型的系统主要是由一个主设备和从设备连接组成的，它们通过某种形式的互连组合在一起，如图4‑29所示。 ? 大多数系统采用如下三种互连的方式之一： l共享地址和数据总线 l共享地址总线和多个数据总线 l拥有多个地址和数据总线的多层互联。 在大多数系统中，地址的通道的带宽需求明显小于数据通道带宽的需求。 这种系统能在系统运行和复杂度之间实现良好平衡，而复杂度主要由于使用共享地址总线和多个数据总线互联方式去使能数据并行传输而导致的。 图4‑30 多对一的情况 ? 图4‑31 多对多读写地址通道 ? 图4‑32 多对多读写数据通道 ZYNQ 内部的 AXI 接口设备就是通过互联矩阵的的方式互联起来的，既保证了传输数据的高效性，又保证了连接的灵活性。
3.8K20发布于 2020-09-21 - 来自专栏物联网智慧生活
工业4glte路由器
工业lte路由器利用公用LTE网络为用户提供无线长距离数据传输，lte是一种通讯标准，目前广泛用在4G网络，也被通俗的称为3.9G，具有100Mbps的数据下载能力，被视作从3G向4G演进的主流技术。 图片4.png 工业4glte路由器TR341 计讯物联工业4glte路由器TR341工业级32位通信处理器和工业级无线模块，1wan口，4lan口，1串口RS485/232，可同时连接串口设备、以太网设备和 图片5.png 工业lte路由器TR341功能 1、工业级设计，金属外壳，保护等级IP30，金属外壳和系统安全隔离，防潮防雷防电磁干扰，适合于工控现场。 4、支持多种VPN协议（OpenVPN、IPSEC、PPTP、L2TP等）数据传输安全可靠。 5、支持 MQTT 协议和定制协、MODBUS TCP协议。
56630发布于 2021-07-06 - 来自专栏Debug日志
MCP协议全景解析：从工业总线到AI智能体的连接革命
“代码是逻辑的诗篇，架构是思想的交响” 一、双生协议：工业MCP与AI-MCP的基因解码 在数字化浪潮中，MCP协议作为连接物理世界与智能系统的关键纽带，正经历从工业自动化到生成式AI的跨界进化 本文深度剖析两种MCP协议——工业领域Modbus Communication Protocol与AI领域Model Context Protocol的技术本质、架构差异与融合趋势。 1.1 工业MCP：46年老将的硬实时之道 Modbus Communication Protocol由施耐德电气（Schneider Electric）于1979年推出，核心解决工业设备互操作问题 工业MCP主从架构（基于RS-485总线） 核心特性对比 特性 MCP RTU MCP TCP/IP 业务价值 帧结构 12字节二进制 7字节头+RTU负载 带宽节省60% 响应确定性 <200ms < } } 五、协议融合：TSN+5G+AI的终极形态 5.1 工业MCP进化路线 时间敏感网络(TSN)：IEEE 802.1工作组制定MCP over TSN标准 5G URLLC：中国移动试点1ms级工业控制传输
49110编辑于 2025-10-13 - 来自专栏工业物联网数据采集网关
EtherCAT网关模块总线协议与其他工业协议的兼容性分析
EtherCAT总线协议转换网关介绍捷米特EtherCAT总线协议网关介绍EtherCAT协议概述 EtherCAT协议是一种基于以太网的工业实时通信协议，于2003年正式推出。 作为工业自动化领域的主流协议之一，凭借其高速、高精度、高灵活性的特点，成为工业4.0时代智能制造的核心技术之一。 随着技术演进和国产化进程的推进，EtherCAT将持续赋能全球工业自动化升级。
34310编辑于 2025-07-16 - 来自专栏韩曙亮的移动开发专栏
【系统架构设计师】计算机组成与体系结构 ⑫ ( 总线概念 | 总线宽度 | 总线带宽 | 总线分类 | 串行总线 并行总线 | 数据总线 地址总线 控制总线 | 单工 双工 )
; 2、总线宽度 总线宽度 , 又称 总线位宽 , 是总线能够 同时传送的数据位数 , 单位是 比特 ( bit ) , 常见的 总线宽度 有 8位 16位 32位 64位 总线宽度 决定了 每个时钟周期可以传输的数据量 , 宽度越大 , 每个时钟周期能传输的数据就越多， 数据传输的效率 越高 ; 地址总线 的 总线宽度 是 32 位 , 其可访问的地址空间是 2^{32} 大小的地址空间 , 约 4GB 大小 , 4GB 内存建议使用 32 位的操作系统 ; 3、总线带宽 总线带宽 是 单位时间 内 通过总线 传输的数据量 , 又称为 吞吐率 , 单位是 每秒传输的 比特数 , bps , b/s , bit 根据数据的传输方式分类 : 串行总线 并行总线 根据数据的传输方向分类 : 单工 半双工 全双工 根据数据的类型分类 : 数据总线 地址总线 控制总线 1、总线分类 - 串行总线 / 并行总线 串行总线 ; 串行总线技术因其高速、高效、低成本等优势而逐渐成为主流 , 并行总线 逐渐被 替代 , 淘汰 ; 2、总线分类 - 数据总线 / 地址总线 / 控制总线 根据 总线 传输的 信息内容 , 将 总线分为如下
1.1K20编辑于 2024-07-14
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号