首页
学习
活动
专区
圈层
工具
发布
    • 综合排序
    • 最热优先
    • 最新优先
    时间不限
  • 来自专栏Hank’s Blog

    2-7 R语言基础 数据框

    > df <- data.frame(id=c(1,2,3,4),name=c("a","b","c","d"),gender=c(TRUE,TRUE,FALSE,FALSE)) > nrow(df) #4行 [1] 4

    38020发布于 2020-09-16
  • 来自专栏Deep learning进阶路

    2-7 顺序表 和 链表 对比

    2-7 顺序表 和 链表 对比 1、存储结构的不同 虽然它们同属于线性表,但数据的存储结构有本质的不同: 顺序表存储数据,需预先申请一整块足够大的存储空间,然后将数据按照次序逐一存储,逻辑关系就是靠元素间物理空间上的邻接关系来维持

    44320发布于 2019-07-02
  • 来自专栏用户8594645的专栏

    Linux 应用案例开发手册——基于Zynq-701020工业开发板

    测试板卡是基于创龙科技Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板。

    1.9K30编辑于 2023-01-02
  • 来自专栏FPGA/ARM/DSP技术专栏

    嵌入式工业开发板基础测试手册——基于NXP iMX6ULL开发板(1)

    核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。 评估板接口资源丰富,引出双路网口、双路RS485、双路CAN、三路USB、多路DI/DO、LCD等接口,板载WIFI、Bluetooth模块,支持LoRa、NB-IoT、Zigbee、4G模块,可选配外壳直接应用于工业现场

    1.5K20编辑于 2023-05-04
  • 来自专栏嵌入式音视频

    2-7 输入圆的半径,计算其周长与面积

    预览图如下 #include<stdio.h> int main() { int r; printf("请输入r:"); scanf("%d",&r); { if(r>0) {printf("面积是:%f\n",3.14159*r*r); printf("周长是:%f\n",2*3.14159*r);} else printf("输入的r不合法!\n"); } return 0; }

    64530编辑于 2022-12-01
  • 来自专栏用户8594645的专栏

    嵌入式HLS 案例开发手册——基于Zynq-701020工业开发板(2)

    测试板卡是基于创龙科技Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板。

    55220编辑于 2023-01-02
  • 来自专栏用户8594645的专栏

    嵌入式HLS 案例开发步骤分享——基于Zynq-701020工业开发板(4)

    工程导入(2) 编译与仿真(3) 综合(4) IP 核封装(5) IP 核测试测试板卡是基于创龙科技Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板

    58640编辑于 2023-01-02
  • 来自专栏用户8594645的专栏

    嵌入式HLS 案例开发步骤分享——基于Zynq-701020工业开发板(3)

    测试板卡是基于创龙科技Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板。

    1K30编辑于 2023-01-02
  • 来自专栏用户8594645的专栏

    嵌入式HLS 案例开发步骤分享——基于Zynq-701020工业开发板(1)

    工程导入(2) 编译与仿真(3) 综合(4) IP 核封装(5) IP 核测试测试板卡是基于创龙科技Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板

    70030编辑于 2023-01-02
  • 来自专栏FPGA/ARM/DSP技术专栏

    基于TI Sitara系列AM5728工业开发板——FPGA视频开发案例分享

    核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。

    1K40编辑于 2023-05-04
  • 来自专栏刷题笔记

    2-7 一元多项式求导 (20 分)

    本文链接:https://blog.csdn.net/shiliang97/article/details/101025651 2-7 一元多项式求导 (20 分) 设计函数求一元多项式的导数。

    83620发布于 2019-11-08
  • 来自专栏FPGA/ARM/DSP技术专栏

    基于TI Sitara系列AM5728工业开发板——FPGA视频开发案例分享

    核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。

    59310编辑于 2024-07-30
  • 来自专栏全志嵌入式那些事

    Qt应用开发--国产工业开发板全志T113-i的部署教程

    Qt在工业上的使用场景包括工业自动化、嵌入式系统、汽车行业、航空航天、医疗设备、制造业和物联网应用。 Qt被用来开发工业设备的用户界面、控制系统、嵌入式应用和其他工业应用,因其跨平台性和丰富的功能而备受青睐。 @1.2GHz处理器T113-i,精心设计的全国产工业开发板,它提供了Qt的运行环境,可以让我们快速的部署工业领域的用户交互界面,控制系统等。 接下来我们来聊聊如何在创龙科技T113-i工业开发板上部署Qt应用。 开发板Qt运行环境 开发板SDK准备 创龙科技的资料中提供了开发板的SDK-T113-i_v1.0.tar.gz,需要解压ubuntu中解压出来: rice@rice:~$ mkdir t113

    1.1K10编辑于 2024-02-02
  • 来自专栏FPGA/ARM/DSP技术专栏

    全志A40i开发板硬件说明书——100%国产+工业级方案(下)

    前 言本文档主要介绍全志A40i开发板丰富的硬件接口资源,以及开发设计中的一些注意事项等内容。 全志这块A40i的开发板,是源自创龙科技最新代表作品,其核心板采用“100%国产+工业级”设计,外观精美,可玩性很高,在国产芯片势头正猛的情况下,究竟真的是电力用户的首选吗?一起来看看! 开发板硬件资源图解1开发板硬件资源图解A40i处理器的IO电平标准一般为1.8V和3.3V,上拉电源一般不超过3.3V,当外接信号电平与IO电平不匹配时,中间需增加电平转换芯片或信号隔离芯片。 图 86图 87讲到这里,A40i开发板关于硬件资源方面以及注意事项已基本分享完毕。

    2.1K10编辑于 2022-07-20
  • 来自专栏FPGA/ARM/DSP技术专栏

    全志A40i开发板硬件说明书——100%国产+工业级方案(中)

    前 言本文档主要介绍全志A40i开发板丰富的硬件接口资源,以及开发设计中的一些注意事项等内容。 全志这块A40i的开发板,是源自创龙科技最新代表作品,其核心板采用“100%国产+工业级”设计,外观精美,可玩性很高,在国产芯片势头正猛的情况下,究竟真的是电力用户的首选吗?一起来看看! 创龙科技TLA40i-EVM是一款基于全志科技A40i处理器设计的4核ARM Cortex-A7高性能低功耗国产开发板开发板硬件资源图解1开发板硬件资源图解A40i处理器的IO电平标准一般为1.8V和3.3V,上拉电源一般不超过3.3V,当外接信号电平与IO电平不匹配时,中间需增加电平转换芯片或信号隔离芯片。 通过详细的A40i开发板硬件资源介绍,相信大家对于这块国产板卡还是非常感兴趣的,应用在智能电力领域上也非常合适,关于显示相关的多个特色案例也非常丰富,可以了解。

    1.1K40编辑于 2022-07-20
  • 来自专栏FPGA/ARM/DSP技术专栏

    全志A40i开发板硬件说明书——100%国产+工业级方案(上)

    前 言本文档主要介绍全志A40i开发板丰富的硬件接口资源,以及开发设计中的一些注意事项等内容。 全志这块A40i的开发板,是源自创龙科技最新代表作品,其核心板采用“100%国产+工业级”设计,外观精美,可玩性很高,在国产芯片势头正猛的情况下,究竟真的是电力用户的首选吗?一起来看看! 创龙科技TLA40i-EVM是一款基于全志科技A40i处理器设计的4核ARM Cortex-A7高性能低功耗国产开发板,每核主频高达1.2GHz,A40i开发板接口资源丰富,引出双路网口、双路CAN、双路 图 1 开发板硬件资源图解1图 2 开发板硬件资源图解A40i处理器的IO电平标准一般为1.8V和3.3V,上拉电源一般不超过3.3V,当外接信号电平与IO电平不匹配时,中间需增加电平转换芯片或信号隔离芯片 USB TO UART0串口开发板通过CH340T芯片将UART0转成Micro USB接口,作为系统调试串口使用。

    1.4K20编辑于 2022-07-20
  • 来自专栏cwl_Java

    C++编程之美-数字之魅(代码清单2-7)

    代码清单2-7 int lowestOne(int N) { int Ret = 0; while(N) { N >>= 1; Ret

    22720编辑于 2022-11-30
  • 来自专栏全志嵌入式那些事

    LVGL案例分享--手把手教你移植到T113-i国产工业开发板

    本篇文章主要描述如何将LVGL8.1移植到创龙科技的T113-i的开发板上。

    1.3K01编辑于 2024-02-02
  • 来自专栏Rice嵌入式

    LVGL案例分享--手把手教你移植到T113-i国产工业开发板

    本次开发教程的测试板卡来自创龙科技的TLT113-EVM国产工业评估板,基于全志科技T113-i双核ARM Cortex-A7 + 玄铁C906 RISC-V + HiFi4 DSP异构多核处理器设计, 评估板由核心板和评估底板组成,核心板CPU、ROM、RAM、电源、晶振等所有元器件均采用国产工业级方案,国产化率100%。同时,评估底板大部分元器件亦采用国产工业级方案。 核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。 T113-i国产工业评估板硬件资源图解 此外,T113-i国产工业开发板的接口资源丰富,能够支持引出双路网口、双路CAN、双路USB、双路RS485、RS232等通信接口,同时引出LVDS LCD、TFT 本篇文章主要描述如何将LVGL8.1移植到创龙科技的T113-i开发板上。

    3.5K40编辑于 2023-11-09
  • 来自专栏数字芯片

    100G以太网光口的FPGA测试实例

    100G光口测试采用C50测试仪和Xilinx的VCU118开发板测试,经过测试发现,Xilinx自带的100G IP核仍然无法跑到满速,跟10G一样,也是只跑到99%的负载率。 硬件环境为采用TestCenter C50测试仪的100G光口连接VCU118开发板上的100G光口进行测试。 ? 连接图(必须用100G专用光纤) ? VCU118开发板 ? 因环境选择的是Xilinx官方开发板,所以此处可以进行选择,参考时钟为全是qsfp1 si570 clock。 ? 选择四通道(CAUI4),线速率默认为4lanes * 25.7812G,GTY参考时钟频率为156.25Mhz(VCU118开发板给出)。发送与接收CRC校验默认开启。 ? LBUS总线控制信号(信号具体解释可以参考pg203中表2-6和表2-7)。主要是使能信号(ctrl_rx_enable和ctrl_tx_enable)要赋值为1。

    2.6K20发布于 2020-07-20
领券