- 综合排序
- 最热优先
- 最新优先
- 来自专栏Rice嵌入式
多核异构通信框架（RPMsg-Lite）
在这样的背景下，异构多核系统应运而生，成为推动计算领域进步的重要力量。异构多核系统不仅提高了计算效率，还优化了能耗，为众多领域带来了革命性的变革。 异构多核系统的特点主要体现在以下几个方面： 性能提升：通过结合不同类型的处理器核心，异构多核系统能够充分发挥各核心的优势，实现计算性能的大幅提升。 能效优化：异构多核系统能够根据任务需求动态调整核心的使用，避免资源浪费和不必要的功耗。 因此，通信机制在异构多核系统中扮演着至关重要的角色。为了确保核心间的顺畅通信，异构多核系统采用了多种通信协议和接口技术，如共享内存、消息传递接口（MPI）、高级可扩展接口（AEI）等。 RPMsg 协议定义了一个标准化的二进制接口，用于在异构多核系统中的多个核之间进行通信。
4.3K20编辑于 2024-03-12 - 来自专栏全志嵌入式那些事
详解全志R128 RTOS异构多核通信原理
RTOS 异构多核通信 异构多核通信介绍 R128 所带有的 M33 主核心与 C906, HIFI5 DSP 核心是完全不同的核心，为了最大限度的发挥他们的性能，协同完成某一任务，所以在不同的核心上面运行的系统也各不相同 为了多核心协同工作，对于需要异构多核通信框架需要满足以下功能： 隔离核间差异，把一部分服务部署在一个核上，另一部分服务部署在另外的核上，应用层代码只需通过标准接口来申请服务，其对底层服务具体在哪个核上实现无感知 针对异构多核系统的特性，在进行远程服务调用时，需要解决以下几个问题： 缓存一致性问题。 缓存一致性是在异构多核系统中十分重要的问题，跨核调用者和服务提供者必须知道其使用的 buffer 是否会经过其他核的修改，是否会被其他核读取数据。 为了解决这些问题，提供了 Sunxi-AMP 框架提供异构通讯的接口。
1K10编辑于 2024-02-02 - 来自专栏FPGA/ARM/DSP技术专栏
Zynq-70107020异构多核SoC工业核心板硬件说明书
本期分享Zynq-7010/20工业开发板（双核ARM Cortex-A9+A7）的参数规格资料，其中包含软硬件、原理图、工业温度等均有。 测试板卡是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板，处理器集成PS端双核ARM Cortex-A9 + PL端Artix 状态2：评估板不接入外接模块，PS端启动系统，运行DDR压力读写测试程序，2个ARM Cortex-A9核心的资源使用率约为100%；PL端运行IFD综合测试程序。 图 9 状态2 PL端资源使用率热成像图核心板未安装散热片与风扇，在常温环境、自然散热、“状态2”下稳定工作10min后，测试核心板热成像图如下所示。H为最高温度，S为平均温度。
3.8K21编辑于 2022-10-31 DR1 系列核心板 PS+PL 异构多核实战案例手册（一）
前 言本文为PS + PL端异构多核案例开发的指引文档，主要对PS + PL端开发案例进行简要介绍。
15410编辑于 2026-01-14DR1 系列核心板 PS+PL 异构多核实战案例手册（二）
案例功能：PS端通过AXI4-Lite总线控制PL端AXI UARTLite IP核进行数据收发，以此来演示评估板上RS485、RS422和RS232的串口收发功能。
15210编辑于 2026-01-15- 来自专栏FPGA/ARM/DSP技术专栏
国产RISC-V案例分享，基于全志T113-i异构多核平台！
全志T113-i是一款双核Cortex-A7@1.2GHz国产工业级处理器平台，并内置玄铁C906 RISC-V和HiFi4 DSP双副核心，可流畅运行Linux系统与Qt界面，并已适配OpenWRT系统、Docker容器技术。
1.4K10编辑于 2024-09-27 - 来自专栏国产方案
【玩转多核异构】T153核心板RISC-V核的实时性应用解析
在这样的背景下，“管理核+实时核”的双核异构架构的方案逐渐脱颖而出，成为破局关键。因此，选择一款集成度高、通信效率优、成本可控的多核异构主控平台，就成为破解当前困局的更优答案。 主核负责整个多核异构系统中共享资源的划分和管理，并运行主站服务程序。02、RISC-V核的接口资源注：上表中功能均已测试通过。 它的异构多核架构展现出了卓越的通信性能，能够为诸多应用提供高效可靠的核心支撑，特别适用于对实时性和稳定性要求极高的智能应用场景。
45510编辑于 2025-11-14 - 来自专栏FPGA/ARM/DSP技术专栏
TMS320C6678开发板 ZYNQ PS + PL异构多核案例开发手册（4）
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。 ，它是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC处理器设计的高端异构多核评估板 ，TMS320C6678开发板每核心主频可高达1.25GHz，XC7Z045/XC7Z100集成PS端双核ARM Cortex-A9 + PL端Kintex-7架构28nm可编程逻辑资源，引出双路CameraLink 操作说明基于FreeRTOS测试请使用Micro USB线连接PC机和评估板PS端调试串口CON9(USB TO UART)，并使用网线将评估板PS端网口(PS RGMII0 ETH)、PL端网口(PL
2.3K00编辑于 2022-07-31 - 来自专栏FPGA/ARM/DSP技术专栏
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册（2）
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。 ，它是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC处理器设计的高端异构多核评估板 ，TMS320C6678开发板每核心主频可高达1.25GHz，XC7Z045/XC7Z100集成PS端双核ARM Cortex-A9 + PL端Kintex-7架构28nm可编程逻辑资源，引出双路CameraLink 图 60操作说明基于裸机测试请使用Micro USB线连接PC机和评估板PS端串口CON9(USB TO UART)，使用USB转RS232公头串口线和RS232交叉串口母线连接评估板的PL端调试串口CON19 CON17通过CAN总线隔离芯片引出PL端IO，TX和RX引脚分别为J10、J9，电平为3.3V。图 116操作说明使用USB转CAN模块连接评估板CAN接口和PC机USB接口，如下图所示。
1.8K01编辑于 2022-07-31 - 来自专栏FPGA/ARM/DSP技术专栏
B码对时方案，基于TI AM62x异构多核工业处理器实现！
每10个码元有一个位置码元，共有10个，定义其为P1，P2，…，P9，P0。 创龙科技已基于TI AM62x异构多核处理器实现IRIG-B码对时方案，降低了终端用户的开发难度，缩减了研发时间，可快速进行产品方案评估与技术预研。 Cortex-M4F核心ID为9，默认ID为0。 执行如下命令，解析IRIG-B码时序并提取时间信息，可看到串口终端打印当前日期如下图所示。 Target#./irig_b_decode -r 9
97510编辑于 2024-07-21 - 来自专栏FPGA/ARM/DSP技术专栏
板卡测评 | 基于TI AM5708开发板——ARM＋DSP多核异构开发案例分享
本次测评板卡是创龙科技旗下的TL570x-EVM，它是一款基于TI Sitara系列AM5708ARM Cortex-A15+浮点DSPC66x处理器设计的异构多核SOC评估板，由核心板和评估底板组成。
94230编辑于 2022-11-30 - 来自专栏工业级核心板
Xines广州星嵌电子DSP+ARM+FPGA异构多核处理平台C6657 ZYNQ703545
DSP+Zynq异构多核开发板（DSP+ARM+FPGA）1 开发板简介Xines广州星嵌电子研制的XQ6657Z45-EVM 是一款基于 TI KeyStone 架构 C6000 系列 TMS320C6657 双核C66x 定点/浮点 DSP以及 Xilinx Zynq-7000 系列 XC7Z035/045 SoC 处理器设计的高端异构多核评估板，由核心板与评估底板组成。 Xilinx Zynq SoC处理器采用的XC7Z035/045集成PL端Kintex-7架构+PS 端双核ARM Cortex-A9 ，28nm可编程逻辑资源。 软硬件参数图片DSP处理器型号TI TMS320C6657，2核C66x，主频1.25GHzZynqXilinx XC7Z035/XC7Z045-2FFG676I（可选）2x ARM Cortex-A9，
1.1K10编辑于 2022-08-11 - 来自专栏FPGA/ARM/DSP技术专栏
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册（1）
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。 ，它是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC处理器设计的高端异构多核评估板 ，TMS320C6678开发板每核心主频可高达1.25GHz，XC7Z045/XC7Z100集成PS端双核ARM Cortex-A9 + PL端Kintex-7架构28nm可编程逻辑资源，引出双路CameraLink 图 9图 10图 11axi_timer_pwm_demo案例案例功能案例功能：PS端通过AXI4-Lite总线发送命令至PL端AXI Timer IP核，IP核再根据命令通过PWM方式控制评估底板PL 图 21操作说明基于裸机测试请使用Micro USB线连接PC机和评估板PS端串口CON9(USB TO UART)，使用USB转RS232公头串口线和RS232交叉串口母线连接评估板的PL端调试串口CON19
1.8K21编辑于 2022-07-25 - 来自专栏FPGA/ARM/DSP技术专栏
AM62x开发板——4核ARM Cortex-A53异构多核处理器设计！
评估板简介 创龙科技TL62x-EVM是一款基于TI Sitara系列AM62x单/双/四核ARM Cortex-A53 + 单核ARM Cortex-M4F异构多核处理器设计的高性能低功耗工业评估板， 评估板接口资源丰富，引出3x Ethernet（两路支持TSN）、3x CAN-FD、9x UART、多路DI/DO、GPMC、USB、MIPI、LVDS LCD、TFT LCD、HDMI等接口，板载WIFI 评估板侧视图3 图 6 评估板侧视图4 典型应用领域 工业HMI 仪器仪表 工业网关 工业机器人 运动控制器 配变电终端 软硬件参数 硬件框图 图 7 评估板硬件框图 图 8 评估板硬件资源图解1 图 9 双层绿色端子座备注：其中两个为M4F控制 UART 1x Debug UART，通过UART0引出，USB Type-C接口 2x RS232 UART，通过UART0(WKUP)、UART1引出，DB9接口 ，完美解决多核开发瓶颈。
2.8K00编辑于 2022-09-12 - 来自专栏芯智讯
AMD锐龙AI 9 HX 370跑分曝光：多核性能提升25%！
近日，网上曝光了锐龙AI 9 HX 370的多项基准测试数据，其中CPU-Z多核成绩相比上代的旗舰芯片Ryzen 9 8945HS性能提升了高达 25%。 Ryzen 9 AI HX 370 的Geekbench 6.3.0基准测试结果显示，其单核成绩为2544，多核成绩为14158。 Ryzen 9 AI HX 370 的Geekbench 5.4.5基准测试数据显示，其单核成绩为1847，多核成绩为14316。 与上代的 Hawk Point 系列当中的旗舰产品 AMD Ryzen 9 8945HS相比，AMD Ryzen AI 9 HX 370在单核方面领先 7%，在多核性能方面领先 20%。 显然，AMD Ryzen AI 9 HX 370 与上代旗舰相比，单核性能提升了超过14%，多核性能提升更是超过了25%。
2.9K10编辑于 2024-06-18 - 来自专栏FPGA/ARM/DSP技术专栏
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册（3）
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。 ，它是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC处理器设计的高端异构多核评估板 ，TMS320C6678开发板每核心主频可高达1.25GHz，XC7Z045/XC7Z100集成PS端双核ARM Cortex-A9 + PL端Kintex-7架构28nm可编程逻辑资源，引出双路CameraLink 使用Micro USB线连接PC机和评估板CON9(USB TO UART)接口，并正确连接PS端调试串口。 图 163基于PS端裸机测试加载PS端裸机程序aurora_dma_a9.elf、PL端程序后，即可看到PS端串口调试终端打印SFP+光口外部回环的数据传输测试信息。
1.6K10编辑于 2022-07-31 - 来自专栏FPGA/ARM/DSP技术专栏
分享NXP IMX8M Plus异构多核处理器设计的工业评估板规格书
评估板简介创龙科技TLIMX8MP-EVM是一款基于NXP i.MX 8M Plus的四核ARM Cortex-A53 + 单核ARM Cortex-M7异构多核处理器设计的高性能工业评估板，由核心板和评估底板组成 ，Type-C接口2x RS485 UART，UART1、UART3，5pin绿色端子座，间距3.81mm备注：与CAN-FD共用1x 10pin绿色端子座1x RS232 UART，UART4，DB9母座接口 可编辑底板PCB、芯片Datasheet，缩短硬件设计周期；提供系统固化镜像、文件系统镜像、内核驱动源码，以及丰富的Demo程序；提供完整的平台开发包、入门教程，节省软件整理时间，让应用开发更简单；提供详细的异构多核通信教程 ，完美解决异构多核开发瓶颈。
69600编辑于 2023-06-04 - 来自专栏FPGA/ARM/DSP技术专栏
ARM＋DSP异构多核——全志T113-i＋玄铁HiFi4核心板规格书
核心板简介创龙科技SOM-TLT113是一款基于全志科技T113-i双核ARM Cortex-A7 + 玄铁C906 RISC-V + HiFi4 DSP异构多核处理器设计的全国产工业核心板，ARM Cortex-A7
2.4K20编辑于 2023-01-31 - 来自专栏linux驱动个人学习
SMP多核启动
在 Linux系统中,对于多核的ARM芯片而言,在Biotron代码中,每个CPU都会识别自身ID,如果ID是0,则引导Bootloader和 Linux内核执行,如果ID不是0,则Biotron一般在上电时将自身置于 一个典型的多核 Linux启动过程如图20.6所示。 mach-vexpress/platsmp.c的实现代码可以看出, smp_operations的成员函数smp_init_cpus(),即 vexpress_smp_init_cpus调用的ct_ca9x4
4K50发布于 2018-07-30 - 来自专栏mythsman的个人博客
Python多核编程分析
那么，如果想并行的执行代码，显然需要开启多个python解释器，这也就不是多线程，而是多进程了，因此python在多线程库里并不支持多核处理，而是在多进程库(multiprocessing)里支持多核处理 ) for t in processes: t.join() if __name__=='__main__': test() 这段代码跑出来的CPU使用率是这样的： 显然，多进程充分发挥了多核计算机的有点
1.5K20编辑于 2022-11-14
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号