- 综合排序
- 最热优先
- 最新优先
- 来自专栏用户7494468的专栏
GT Transceiver的复位与初始化（2）CPLL复位以及QPLL复位
CPLL复位 CPLL必须使用CPLLPD端口断电，直到FPGA结构中检测到参考时钟边沿。在CPLLPD无效后，CPLL必须在使用前进行复位。 每个GTX/GTH收发器通道有三个专用端口用于CPLL复位。如下图所示，CPLLRESET是一个复位CPLL的输入。CPLLLOCK是一个输出，表示复位过程已经完成。 CPLL复位时序 这个异步CPLLRESET脉冲宽度的指导原则是参考时钟的一个周期。由内部GTX/GTH收发器电路产生的真正的CPLL复位要比CPLLRESET高脉冲持续时间长得多。 QPLL复位 QPLL复位描述和CPLL几乎一致，就是名词替换： 在使用QPLL之前，必须对其进行复位。每个GTX/GTH收发器Quad有三个专用端口用于QPLL复位。 由内部GTX/GTH收发器电路产生的真正的QPLL复位比QPLLRESET高电平脉冲持续时间长得多。QPLL锁定所需的时间受一些因素的影响，如带宽设置和时钟频率。
1.7K20发布于 2021-11-04 - 来自专栏全栈程序员必看
dsp28335复位电路_28335串口不能中断
图1 硬件连接图 2 软件部分 注意：查看代码时双击点进去看，否则会内容不全。 0;//普通IO模式 GpioCtrlRegs.GPAPUD.bit.GPIO2=0;//使能内部上拉 GpioCtrlRegs.GPADIR.bit.GPIO2=1;//配置成输出 GpioCtrlRegs.GPAMUX1 GPACLEAR.bit.GPIO2=1;\ else \ GpioDataRegs. GPATOGGLE.bit.GPIO2=1 #define LED2_OFF GpioDataRegs. GPASET.bit.GPIO2=1 #define LED2_ON GpioDataRegs.
1.6K10编辑于 2022-10-04 - 来自专栏Lauren的FPGA
同步复位与异步复位
输入端口中D为数据端口，SR为复位/置位端口，CE为使能端口。这里置位和复位共用一个端口，意味着触发器不能同时具有置位和复位功能。 ? 当配置为寄存器时，有四种形式，如下表所示。 可以看到复位和置位可以是同步也可以是异步，但建议采用同步（表中的名称称之为触发器的REF_NAME，打开综合后的设计在Property窗口中可看到） ? 这是因为异步复位/置位不受时钟控制，如果该信号出现毛刺会导致触发器误操作。 此外，异步复位的释放可能会因为线延迟的不同又加上不受时钟控制而出现在不同时刻，从而导致控制电路部分例如状态机运行到无效状态或者不期望的状态，如下图所示。 ? 从RTL代码角度来看，相应的同步复位与异步复位描述方式如下图所示。 ? ? 上期内容： 本周回顾--2018/03/23 下期内容： 高效使用触发器：触发器的初始值
1.6K10发布于 2019-10-31 - 来自专栏全栈程序员必看
2基本放大电路_基本放大电路详解
怎样构建基本放大电路 一、目标：小功率信号→大功率 二、条件：1、元件 2、电源 三、技术路线 1、三极管→放大状态 2、小信号→iB(UBE) 3、合理的输出（构建的思路去设计：不加Rb，发射结烧掉 放大电路 1、直接耦合共射放大电路 注：将VBB用VCC取代，输入输出回路共用一套电源，Rb1是为了让VCC不从uI端口走，以便在基极根据叠加定理产生交直流信号 2、阻容耦合 注：输入回路从VCC 电容→短路 2.3.2 图解法 输入回路 输出回路同理 放大倍数=△uCE/△uI 2.3.3 等效电路法 一、直流通路 1、Q点 2、rbe=rb’b+(1+β)UT/IEQ 二、交流通路 1、作出交流通路 2、将三极管变成rbe和受控源 2.3.4 h参数等效模型 （不应该记得太详细，把关键枝节点记下，展开部分应该记在自己脑子里，否则记完不想再看第二遍） 简化h参数等效模型即微变等效电路 动态 （1）交流通路 在交流通路下，才能用h参数等效、才有rbe，即rbe和VCC不能同时出现 rbe上只能标ib （2）h参数等效 2.4 放大电路Q点的稳定 2.4.1 必要性 一、对Q点有影响
4.3K20编辑于 2022-09-20 - 来自专栏FPGA技术江湖
如何区分同步复位和异步复位？
可以理解为同步复位是作用于状态，然后通过状态来驱动电路复位的吗（这样理解的话，复位键作为激励拉高到响应拉高，是不是最少要2拍啊）？ 以上问题可以理解为： 1、何时采用同步复位，何时采用异步复位； 2、复位电路是用来干嘛的； 3、激励和响应的分析（单拍潜伏期）是否适用于复位逻辑。 详细解释： 1、电路中，何时采用同步或异步，取决于设计者，取决于当前设计电路的需要。 2、复位电路是对特定输出信号的初始化，即上电之后，实际电路未工作之前，你希望电路从什么样的原始状态（指所有需要管理的内部信号和外部信号）开始工作，而对这些原始状态的初始化，则是复位电路的职能。 3、激励和响应，应用于同步电路中，相同时钟域的潜伏期分析，根据单拍潜伏期规律（或定律），适合所有信号。但你的问题应该明确：激励是输入，响应是输出。复位信号是输入，是激励，不是响应。 END
1.5K30发布于 2020-12-30 - 来自专栏FPGA探索者
同步后的复位该当作同步复位还是异步复位？——Xilinx FPGA异步复位同步释放
Xilinx 复位准则：Xilinx FPGA复位策略 （1）尽量少使用复位，特别是少用全局复位，能不用复位就不用，一定要用复位的使用局部复位； （2）如果必须要复位，在同步和异步复位上，则尽量使用同步复位 FDR（同步复位），即在Xilinx中是将sys_rst按照方式2同步复位使用。 ，将其作为异步复位综合出FDCE同步使能异步复位（这里不考虑使能），和白皮书WP272给出的参考电路显然不一致。 ，将其作为同步复位综合出FDRE同步使能异步复位（这里不考虑使能），和白皮书WP272给出的参考电路一致。 异步复位相比较同步复位，在Xilinx的FPGA中资源是一致的，异步复位的优势在于复位信号一来就能检测到，不需要保持至少一个时钟周期才能在时钟边沿检测到，通过仿真来验证上述电路是否能实现异步复位一来就能检测到
2K30发布于 2021-03-15 - 来自专栏瓜大三哥
Aurora Reset(复位)
用例2：在双工核心中的gt_reset 断言 下图显示了双工IPCORE 中的gt_reset 断言，并且应至少为六个init_clk_in 时间段。 2.在三个user_clk 周期后，tx_channel_up 和rx_channel_up 被置为无效。 2 Aurora 8B / 10B 双工上电顺序 在板上电顺序期间，gt_reset 和复位信号都必须为高电平。 Deassert TX-side gt_reset（A） 2.取消旁路RX 侧gt_reset（C） 3.与user_clk（D）同步脱扣RX 侧复位 4.与user_clk（B）同步脱扣TX 侧复位 gt_reset 的断言时间必须至少为6 个init_clk 时间段，以满足核心中包含的去跳频电路。 ?
2.9K20发布于 2019-06-05 - 来自专栏云深之无迹
信号调理电路大赏.2
信号调理电路大赏 最近又有不少好玩的东西~今天晚上写写看 这个是榜样，Neno 上面的样子 这个是国内一个厂家做的蓝牙眼镜 哈哈哈哈，这个眼镜就是BLE+OP，太简单啦 Nsiway纳芯威NS4150B https://mp.weixin.qq.com/s/vToyxvnp2QLGtrucG5olgw
26210编辑于 2024-08-21 - 来自专栏FPGA探索者
笔试 | 【旧文重发】异步复位同步释放、异步复位和同步复位区别【FPGA探索者】
先给出 Xilinx 复位准则： （1）尽量少使用复位，特别是少用全局复位，能不用复位就不用，一定要用复位的使用局部复位； （2）如果必须要复位，在同步和异步复位上，则尽量使用同步复位，一定要用异步复位的地方 如果复位的释放与时钟异步(通常就是这种情况)，那么就无法保证所有触发器都能在同一个时钟边缘释放(图2)。 好消息是，在99.99%的情况下，全局复位的异步释放对系统没什么影响，所以大多数电路都能正常工作。如果一个电路不工作，那可能恰好是遇到了另外的0.01%，不幸地在错误的时间释放了复位。 最后，需要仔细考虑复位的是包含反馈路径的电路。 没有反馈的电路实际上根本不需要复位。在数字信号处理应用中，有限脉冲响应滤波器(FIR)是没有反馈的。 图7中的电路是控制局部复位网络的一种可能有用的机制，该电路的优点是使用外部复位信号时的效果和使用器件上电配置产生的效果一样（异步复位、同步释放，避免了释放带来的亚稳态）。
1.9K20编辑于 2022-05-26 - 来自专栏全栈程序员必看
复位信号 rst
end always @(posedge clk or posedge rst) //fdpe if(rst) begin cnt2 <= 'hffff; end else begin cnt<em>2</em> <= cnt<em>2</em>+1; end always @(posedge clk
84440编辑于 2022-11-10 - 来自专栏全栈程序员必看
I2C电平转换电路_双向电平转换电路工作原理
本文分享下I2C双向电平转换电路的设计原理，以及需要注意的事项。 在I2C主从设备对接时，需要考虑主从设备的电平情况，常规的主要有3种：5V，3.3V，1.8V。 如上图，此图来源于I2C官方协议，协议标准文件里面已对此作了一些说明。扫描下方二维码，回复“I2C”，可以获取I2C协议的英文版源文件和中文版本。 —当左边需要发送数据1到右边时，即SDA1/SCL1为高电平3.3V，MOS管的Vgs=0，不导通，右边因为上拉电阻的存在，SDA2/SCL2电平保持为5V。即可看作左边正常将数据1发送到右边。 由上可知，不论I2C的主设备（Master）接在上面电路的左边（低压电源）还是右边（高压电压），都是能够正常通信的。 以上是电路的工作说明，实际应用中，有以下两点需要注意： 注意事项： –MOS管的接入方法—MOS管的S极要接到低电源那边，不能接反。 –MOS管的选型—MOS管的导通电压需要注意。
3.7K30编辑于 2022-09-22 - 来自专栏Java患者
线程的终止与复位
线程的复位 Thread可以通过interrupted()方法对线程进行复位。 com.zero.gaoji.no3.day01; import java.sql.Time; import java.util.concurrent.TimeUnit; /** * @Description: 线程的复位 if (Thread.currentThread().isInterrupted()) { System.out.println("复位 "); Thread.interrupted(); // 复位 } } }, "InterruptedDemo
1.5K20发布于 2020-07-07 - 来自专栏瓜大三哥
fpga复位的几种方法
当复位信号出现在 RTL 过程的敏感列表中时，该代码就会推断异步复位（如图 2a所示）。 图 2 SRVAL 和 INIT 属性定义触发器复位和初始化：这里用 VHDL 代码来推断异步 (a) 和同步 (b) 复位 在同步复位的情况下，综合工具推断出的触发器，其 SR 端口被配置为置位或复位端口 图 3 所示的复位桥接电路提供了一种机制，可以对复位进行异步断言（故在无有效时钟的情况下也可以进行）以及对复位进行同步取消断言。 技巧 2：复位桥接电路实现了一种安全的机制，可以同步地对异步复位取消断言。使用复位桥接电路，每个时钟域都需要全局复位的局部版本。 在图 3 所示的电路中，假定为复位桥和相关逻辑提供时钟信号的时钟 (clk_a) 是稳定且无误的。
2.6K10发布于 2021-01-12 - 来自专栏【C】系列
电路模型和电路定律(Ⅰ)
【1.3】电功率和能量 电路吸收或发出功率的判断 【1.4】 电路常见元件 ---- 【1.1】电路和电路模型 1.实际电路 ----> 由电工设备和电器期间按预期目的连接构成的电流的通路 共性：建立在同一电路的理论基础上。 2.电路模型 如上图所示：这是一个实际电路抽象成一个电路模型的过程！ 电路模型 ----> 反映实际电路不见的主要电磁特性的理想电路元件及其组合。 拓展：电磁是丹麦科学家奥斯特发现的。 ---- 上述注意： 具有相同的主要电磁性能的实际电路部件，在一定条件下可用同一电路模型进行表示。 同一实际电路部件在不同的应用条件下，其电路模型可以有不同的形式。 根据公式求出：P = -UI = -3 x 2 = 6w 问题：复杂电路或交变电路中，两点电压的实际方向往往不易判别，给实际点零一问题的分析计算带来困难。
98210编辑于 2022-12-12 - 来自专栏全栈程序员必看
mbus总线电路_CPU电路
发送也就是24V，36V切换，24V低电平，36V是高电平；主机接收电路可以高端放大也可以低端放大，设备端只会消耗固定的电流，mbus网络趋于稳定，负载时稳定的，当设备端发送数据时，mbus网络中电流会有所变化 ，通过采样电阻，电压跟随器，差分放大，采样保持电路，获取ttl电平，短路过载保护也是通过低端采样电阻控制供电开关的。
67810编辑于 2022-11-04 - 来自专栏【C】系列
电路模型和电路定律(Ⅱ)
功率的计算公式：P = UI = U的2次方/R = I的2次方R 电流的方向和电压方向一致叫做：关联方向。公式：P = UI 也就是：正极是流入的，负极是流出的。 我们在电阻两边链接导线，此时这个电路就称之为时短路。 短路的特征： 整个电路中没有用电器，因此，一旦接通，电路中电流极其大。 电路符号： ①：电流源的输出电流由电源本身决定，与外电路无关。它们两端电压方向、大小无关。 ②：电流源两端的电压由电源及外电路共同决定。 ④：蓄电池(化学电源) 电池电动势2V。使用时候，电池放电，当电解液浓度小于一定值时候，电动势低于2V，常要充电，化学反应可逆。 常用于分析带有晶体管和运算放大器的电路。 电路符号如下：(受控电压源) 电路符号如下：(受控电流源)
1.3K10编辑于 2022-12-12 - 来自专栏【C】系列
电路模型和电路定律(Ⅲ)
求出 U2 的电压 首先，先把受控电流源的 电流i1求出：i1=U1/R = 2A 再确定绕行方向假定逆时针。 U2 = -5i + U1 = -10V + 6V = 4V。 那么上面如图得出得结果就是：-i1-i2+i3+i4+i5 = 0 第二种KCL方法：流入和流出的电流是相等的，一端写出流入的合，另一端写出流出的合。 那么上面如图得出得结果就是：i1+i2 = i3+i4+i5 第二种方法是用的比较多的，直观且不易出错√√√√√。 明确 KCL是电荷守恒合电流连续性的原理在电路中任意节点处的反映。 得出公式：-U1 - Us1 + U2 + U3 + U4 + Us4 = 0 第二种KVL方法：电压降 u = 电压升 u。 确定绕行方向，然后标出各个元器件电压的参考方向和电流的，从而得出公式：U2 + U3 + U4 + Us4 = U1 + Us1 在KVL也不例外第二种方法是用的比较多的，直观且不易出错√√√√√。
66710编辑于 2022-12-12 - 来自专栏cwl_Java
速读原著-TCPIP(复位报文段)
产生这个例子也很容易，我们可使用 Te l n e t客户程序来指明一个目的端口没在使用的情况： bsdi % telnet svr4 20000 端口2 0 0 0 0未使用 Trying 140.252.13.34 18.7.2 异常终止一个连接 我们在 1 8 . 2节中看到终止一个连接的正常方式是一方发送 F I N。 异常终止一个连接对应用程序来说有两个优点： （1）丢弃任何待发数据并立即发送复位报文段； （2）R S T的接收方会区分另一端执行的是异常关闭还是正常关闭。 第 4行发送我们键入的数据行（ 1 2个字符和U n i x换行符），第5行是对收到数据的确认。 ? 第6行对应为终止客户程序而键入的文件结束符（C o n t r o l _ D）。 这样会导致服务器主机中产生许多半打开的T C P连接（在第2 3章中我们将看到使用T C P的k e e p a l i v e选项能使T C P的一端发现另一端已经消失）。
1.2K20发布于 2020-03-11 - 来自专栏窗户
Scheme实现数字电路仿真(2)——原语
但时序电路远比组合电路复杂的多，我们先从组成电路的每个元件说起。在程序实现层次，我们可以考虑给每个基础元件一个自定义描述方式，称为原语。 比如and门，用Verilog原语来描述如下 primitive myand(out,in1,in2); output out; input in1,in2; table // in1 in2 out 对于时序电路，Verilog也一样可以支持。所谓时序电路，意味着电路的输出不仅仅与当前电路的输入有关，还与电路之前的状态有关，所谓电路之前的状态也就是电路之前的输出。 比如存在异步复位的D触发器，多了个触发的rst信号，在rst为1的时候，out会被赋予0。波形图如下： ? 比如与门，我们是不是可以用以下函数来描述: (define (myand in1 in2) (if (and (= in1 1) (= in2 1)) 1 0)) 上述函数方便的表示一个组合逻辑
1.1K20发布于 2020-02-18 - 来自专栏用户7494468的专栏
GT Transceiver的复位与初始化（3）TX初始化和复位流程
当使用PLL或MMCM时，应用程序使用的所有时钟，包括TXUSRCLK/TXUSRCLK2都显示为稳定或锁定。 用户接口准备好向GTX/GTH收发器传输数据。 看完这段描述想说的是：TXUSERRDY 是TX的一个输入端口，当TXUSRCLK和TXUSRCLK2稳定时，该端口由用户的应用驱动为高电平。 例如，如果一个MMCM被用来产生TXUSRCLK和TXUSRCLK2，那么这里可以使用MMCM锁定信号。 这里说的MMCM是文章《GT Transceiver中的重要时钟及其关系（7）TXUSRCLK以及TXUSRCLK2的产生》中提到的： 或： 多lane下TXOUTCLK驱动TXUSERCLK2 中驱动 驱动TXUSRCLK和TXUSRCLK2的时钟必须是稳定的，以便正确操作。这些时钟通常由FPGA中的MMCM驱动，以满足相位和频率要求。
1.5K20发布于 2021-11-04
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号