从“时间缩微”到芯片新路线 作者| 王秦州 这两天,华为“韬定律”刷屏了。 很多人第一眼注意到的,还是那个最有冲击力的数字:2031年,高端芯片晶体管密度达到1.4纳米制程的同等水平。 但华为这次提出韬定律,讨论的重心开始从“追赶某个节点”,转向“下一代芯片性能增长还能怎么走”。 这个变化不算显眼,却很关键。 一场刷屏,刷出来的是芯片行业的新压力 韬定律之所以会引发这么大关注,表面看是华为发布了一个新概念,深层看则是全球芯片产业确实走到了一个新的阶段。 过去几十年,半导体行业最熟悉的路线,就是摩尔定律。 1.4nm是目标,不是已经量产 关于韬定律,最容易被误读的点,就是1.4nm。 这次信息里提到的,并不是华为已经量产了1.4纳米芯片。 华为这次提出韬定律,放在国内产业环境里看,意义就不只是一家公司的技术发布。 它提醒我们,国产芯片需要继续补基础能力,也需要形成自己的系统级创新能力。
华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中,正式发表了半导体领域新定律——“韬(τ)定律”。 在该论文中,何庭波不仅详细解析了“韬(τ)定律”。同时还明确指出,几何微缩时代已经结束。 τ是时间定律,而不是焦耳定律。一个运行速度快10倍但功耗高10倍的超级节点违反了无缩放原则,但超过了电网容量。 △华为麒麟SoC性能增长路线图(图片来源:网络) 对于一代被教导将“摩尔定律”等同于“进步”的工程师来说,这是一个艰难的转变。几何时代事实上已经结束;否认这一事实不是可行的策略。 作者:何庭波,华为的半导体业务负责人。
5月28日,英伟达CEO黄仁勋在台北受访时,针对华为“韬定律”及逻辑折叠技术给出评价。他认为该技术只是常规的3D芯片堆叠,台积电深耕此类封装技术近十年,对其并不构成威胁。 而华为逻辑折叠,是芯片设计层面的底层革新。它在芯片设计阶段,直接将单颗芯片内部的逻辑门、电路单元进行三维拆分重组,纵向排布电路,砍掉冗余走线。 二、跳出摩尔定律束缚,重构芯片行业进化逻辑 如果只是技术层面的区别,这件事还不值得过度解读。韬定律真正的厉害之处,是它打破了行业数十年固化的发展思维。 华为给出了全新解法:不再执着于几何缩微,转而以时间常数为核心,通过系统层面优化缩短信号延迟。依托逻辑折叠技术,现有制程下就能实现以往两代制程迭代才能达到的晶体管密度,麒麟2026芯片就是最好的证明。 但不可否认,韬定律为全球半导体行业提供了第二条进化路径。对此,你怎么看呢?欢迎评论区留言哦~
最近科技圈最火的话题,莫过于华为正式发布的韬(τ)定律。5月25日的上海ISCAS 2026国际电路与系统研讨会上,华为半导体业务总裁何庭波,抛出了这个属于中国半导体的原创产业规则。 今天我们用大白话,彻底讲透这条改写芯片未来的新定律。01 摩尔定律走到尽头,芯片行业陷入死局想要读懂韬定律,首先要搞懂:为什么华为要推出一套全新的芯片规则? 整个半导体行业都在等待新出路,而华为给出的答案,就是韬定律。02 一句话读懂韬定律:不拼尺寸,改拼时间韬定律的核心逻辑,一句话就能讲透:以时间缩微,替代几何缩微。 03 不是概念炒作,是四层落地的硬核技术体系必须明确一点:韬定律不是空喊口号的概念,也不是实验室的纸面理论,而是华为经过六年实战、量产落地的完整技术体系。 04 韬定律的真正价值:盘活国产芯片全盘棋局很多人只看到“华为突破技术”,却忽略了韬定律对整个中国半导体产业的战略意义,这才是它的核心价值所在。
2026年5月25日,在上海举行的IEEE国际电路与系统研讨会(ISCAS 2026)上,华为公司董事、半导体业务部总裁何庭波发表主旨演讲,正式提出「韬(τ)定律」(Tau Scaling Law)。 一、什么是「韬(τ)定律」?从几何缩微到时间缩微 过去半个多世纪,摩尔定律主导半导体产业:通过晶体管几何尺寸不断缩小(制程工艺进步),实现密度翻倍、性能提升、成本下降。 韬(τ)定律的核心转变是:**以“时间(τ)缩微”替代“几何缩微”**作为半导体与电子系统演进的新指导原则。τ是物理学中的时间常数,这里特指信号传播时延等“完成任务所需的基础耗时”。 实际成果已落地验证: • 过去六年,华为基于该定律设计并量产381款芯片,覆盖智能手机、AI计算等千行百业。 结语:从“跟跑”到“领跑”,中国半导体迎来新纪元 华为「韬(τ)定律」的提出,不是孤立的闪光点,而是中国半导体产业长期积累与创新精神的集中爆发。它告诉我们:技术封锁固然是压力,更是倒逼创新的动力。
5 月 25 日下午,上海 IEEE ISCAS 2026 大会的主席台上,华为半导体业务部总裁何庭波发表主旨演讲《半导体新路径探索与实践》,正式发布"韬(τ)定律"——以时间缩微替代几何缩微,用逻辑折叠 在'韬定律'的路径下,我们期待与全球科学家、工程师和产业伙伴紧密合作。" 逻辑折叠技术是关键突破点。 该技术通过重构计算路径,将串行信号处理转化为并行或折叠结构,大幅降低关键路径时延。 华为已量产381款遵循韬定律的芯片,证明该技术路径具备大规模产业化能力。这意味着国产芯片可在成熟制程(如14nm、28nm)基础上通过架构创新达到先进制程性能,为芯片供应链安全提供全新解决方案。 你认为在这个新的技术或者趋势下,韬(τ)定律会给芯片产业带来什么不一样的方向吗?
华为用不了。 怎么办? 二、韬定律:不缩尺寸,缩时间 华为的回答是:既然正门进不去,我就翻墙进去——而且翻得比你走正门还快。 但华为说,我不缩小晶体管,我直接缩短导线——把电路折起来。 这就好比: 摩尔定律说:"要让快递更快,就把城市建得更小。" 韬定律说:"城市不用变小,把快递站建到楼下就行了。" 怀疑派:"被制裁逼的,不是选择" 韬定律本质上是在没有EUV的条件下做"极限优化"。如果明天ASML突然可以卖给华为,华为还会走这条路吗? 很多标题写"华为韬定律替代摩尔定律",这个说法不太准确。更准确的说法是: 韬定律和摩尔定律是两个维度的优化,一个缩空间,一个缩时间。它们不是对手,是战友。 参考资料: 华为官方: 韬(τ)定律发布公告 观察者网: 何庭波万字论文详述华为"韬定律" 21经济网: 看不懂华为"韬定律"?
韬定律到底说了什么 摩尔定律的核心很直白,每两年单位面积的晶体管数量翻一倍,靠的是把晶体管尺寸缩小。 论文里有一段披露相当惊人,过去6年内基于韬定律的思路,华为已经设计并量产了381款芯片。 路线图,从2026走到2031 按论文给到的预期,整个韬定律的执行节奏大概是这样。 如果韬定律只是华为内部循环,影响会小很多。如果走开放路线,整个国产半导体产业的玩法都会变。 第三方验证还在路上。台积电、Intel、IMEC对韬定律目前没有公开回应。 摩尔定律之所以是定律,是因为整个行业都在按它的节奏跑,韬定律要走到那一步,至少还要好几年的产业演化。 α=10这个目标的可持续性也是个问号。
一场国际学术会议上,华为发布了一个让整个半导体行业侧目的新概念——"韬(τ)定律"。 人民日报的评价是:中国在全球半导体领域首次提出指导产业发展的新原则。 过去六年,华为已基于相关技术成功设计并量产了381款芯片。这就是韬定律最大的"破局点"。 一张表看懂:韬定律 vs 摩尔定律 两个定律到底有什么区别? 摩尔定律在物理极限面前逐渐失效,韬定律开辟了第二战场——不靠缩小尺寸,靠优化时间。 上海交通大学研究员景乃锋评价说:韬定律并非物理定律,而是经过实践验证的芯片性能提升工程路线。 华为给出的时间表是:到2031年,基于韬定律的高端芯片,晶体管密度将达到等效1.4纳米制程的水平。 "韬"这个字选得很讲究。一重意思是"韬光养晦"——华为过去十年累计研发投入超9700亿元,韬定律不是灵光一现,而是长期积累后的集中爆发。
华为半导体总裁何庭波登台,没有炫目的灯光秀,没有PPT上密密麻麻的数据——她只讲了一件事: 摩尔定律已经不够用了。我们需要一条新路。 这条新路,就是华为提出的 τ(Tau)缩放定律。 :2031年追平1.4纳米 华为给出了一个具体的时间表:到2031年,通过 τ 缩放定律和 LogicFolding,实现晶体管密度等效于 1.4 纳米制程。 华为要追的差距,大约是5到7年。 今年秋天,华为就将发布搭载 LogicFolding 架构的新一代麒麟芯片,用于旗舰 Mate 90 系列手机。这是 τ 缩放定律的第一次实战检验。 首先,华为确实在解决一个真实存在的问题。 摩尔定律的放缓不是华为一家的焦虑,是全球半导体行业共同的挑战。 五、更大的棋局:全球芯片格局正在重构 华为的 τ 缩放定律,放在更大的格局下看,只是全球芯片战争的一个缩影。 就在同一周,英伟达CEO黄仁勋公开承认,英伟达已经让出了中国市场给华为。
这篇论文在之前发布的“韬定律”论文的基础上进一步补充了更多的工程细节和实测数据。 这篇V2版“韬定律”论文指出,通过LogicFolding(逻辑折叠),华为新一代麒麟移动SoC在固定工艺节点下,实现了55%的晶体管密度提升,并在同等性能下将功耗降低了41%。 s的带宽,在单一光学链路上与AI芯片的统一总线带宽相匹配(图6)。 τ是时间定律,而非焦耳定律。一个运行速度快10倍但功耗也高10倍的超级节点并不违反任何缩放原理,但却超出了电网容量。 作者简介 何庭波领导华为的半导体业务。
当先进工艺之路被堵死,华为数万工程师在长达六年的探索中,找到了不依赖几何缩微的新规律,总结出了以“时间缩微”替代传统“几何缩微”的“韬定律”(该定律由何庭波提出,在华为内部被称为“何式定律”)。 正如他所说:“如果企业用‘韬定律’,基于7纳米就能做出来,成本还低,何乐而不为呢?” 徐直军进一步解释,华为并不排斥未来几何缩微的进步,但这种设计创新提供了一种双重保障。 一旦未来国内先进工艺取得突破,“韬定律”可以在此基础上产生协同效应,让芯片性能飞得更高。 而根据华为的计划,今年秋季即将推出的麒麟2026将成为全球首款商用“逻辑折叠”技术的量产芯片,性能将实现大幅提升。预计到基于该定律的高端芯片的CPU主频将达到4GHz。 例如,北京大学等高校已经在针对“韬定律”的“真3D”EDA工具方向上取得了关键进展,这种产学研的结合才能真正推动中国半导体走出一条属于自己的路。
同时他也坦诚,正是美国全方位的技术封锁,倒逼华为以及国内半导体产业痛定思痛,走出了一条差异化的芯片突围道路,也就是独特的韬定律与逻辑折叠技术。 美方一系列极限打压,意图直接打压华为、扼杀中国芯片产业,结果却适得其反。 过去全球半导体行业,长期被绑定在以缩小线宽为主的摩尔定律赛道里,高端制程、EUV光刻机全部被海外巨头垄断。 而韬定律的问世,给国产芯片开辟了一条全新出路:以设计端优化,弥补制造端短板,不用一味死磕先进制程,也能实现芯片性能升级。 当然我们也切忌盲目膨胀。 但不可否认,制裁倒逼产业觉醒,韬定律打破海外单一技术霸权。未来半导体不再只有一条标准答案,遇强则强的国产产业链,也正式拥有了和全球巨头同台博弈的底气。对此,你怎么看呢?欢迎评论区留言哦~
摩尔定律既是经验规律,也成为支撑整个计算栈的行业共识。如今这一共识已失效。7纳米以下工艺节点,几何尺寸缩放无法再带来历史级收益。 时间而非空间:摩尔时代的真正核心 从终端用户体验看,摩尔定律本质从未关乎几何尺寸。 实现这一间距、叠加套准精度(<0.5微米)、TSV缩放(CD与KOZ小于1.5微米,间距小于6微米)、良率(智能冗余下接近100%),需要产业链多年协同工艺开发。 6. 开放挑战 将τ缩放描述为完整体系并不客观。多项关键问题仍待解决,本文明确列出以展示在研方向并邀请产业协同。 “韬定律”、台积电SoIC):2–4层芯片堆叠(上下叠放) 一句话总结 • 存储芯片(3D NAND):200–321层(2026年量产) • AI 内存(HBM):12–16层 • CPU/GPU:10
架构师们常讲的设计定律之中最为重要的是康威定律,康威定律的定义: Conway's law is an adage named after computer programmer Melvin Conway 这里的 'are constrained to' 即是该定律的精髓所在。如果一个公司的组织架构已经基本成型了,那么基本上设计出的系统架构和其人员组织架构必然是一致的。
《华尔街日报》科技专栏作家克里斯托弗·米姆斯(Christopher Mims)写了一篇文章,介绍了历史学家梅尔文·克兰兹伯格(Melvin Kranzberg)在30年前提出的6条定律,它们经常被用来解释技术的力量和普及带给人类的不安 米姆斯说,虽然这6条定律提出有一段时间了,但却能完美解释如今这个被技术包围的时代。而且,米姆斯发现,当今社会的大多数创新人士,也就是那些创建了各种颠覆性服务和工具的人,同样不是很了解这6条定律。 所以他觉得回顾这6条定律很有必要。 第一条定律是,技术不是好的,也不是坏的,但也不是中立的。这是克兰兹伯格提出的最重要的一条定律。 第三条定律是,技术都是成套出现的,单一技术需要搭配其他技术。这个定律是说,要理解一整套技术的任何一个部分,需要观察它对其它组成部分的依赖程度,包括这一技术的基本运作原理。 以上就是历史学家克兰兹伯格提出的6条技术定律,希望对你理解技术有帮助。
2026年5月25日,全球科技圈出了个大事,估计大家的朋友圈和聊天群里,全被华为那个什么韬技术“微观特征时间常数定律”和“逻辑折叠架构”给彻底刷屏了。 咱们得先看看之前那个让人又爱又恨的芯片旧神,也就是摩尔定律。 说到这里,咱们就不得不提到物理学和电学里有一个基础公式,叫特征时间常数韬(τ)= R x C,芯片到底快不快,发热大不大,全由这个韬(τ)说了算。 传统的摩尔定律是通过先进的光刻制程缩小尺寸来间接降低韬(τ)。华为说,单颗晶体管的物理制造体积我不去缩小它,但我改变它们在空间里的排布,手段直接对准最终结果,用一切办法去压榨这个时间常数τ。 在这场发布会之前,华为在这条压榨时间常数韬(τ)的路上,已经默默死磕了整整六年。
不久前,华为最新提出的“韬定律”,揭示了以时间缩微替代几何缩微的新思路。尽管外界不乏“理论空谈”声的质疑,但仍展现出中国企业在底层技术方向上的探索勇气。 “韬定律”的价值验证可能还需要时间,但其所倡导的系统优化理念,正在万卡集群上以另一种路径落地成真,为国产算力用户转化为看得见、用得上、可量化的产品力。
和最近华为提出的韬(τ)定律有几分相似的。都是通过多层堆叠,只不过一个是在封装阶段,一个是在晶圆前道阶段。 今天我们就聊聊封装阶段的芯片堆叠方案,为什么最近这个3D堆叠会受到重视。 最近华为的韬(τ)定律是带火了国内的封装厂,其实这些技术以前都是有的,只不过没有被推上浪尖。回首看,这条路也是一条不得不走的路。 最近学习芯片的键合方案,也是突然感觉封装芯片堆叠的难度还是很大的。
在AI的第三次浪潮中,摩尔定律再次被唤起,应用端强烈的需求加速AI芯片的成长,但目前,芯片发展仍然制约着智能化发展。为此,论坛特别邀请了多位行业内企业代表和专家就芯片的发展现状和方向做了深入的探讨。 华为硬件工程首席AI架构师吴澎 图 | 吴澎 全场景意味着什么?意味着我们在空间上,对AI能力的要求过量化,在时间和空间上的共同作用下,这种要求都会呈现出更复杂的需求。 华为之所以提出这样的全场景智能的愿景,一方面是因为我们相信,在可预期的未来,智能手机仍然是连接现实世界和数字世界的最高频的一个工具;另外我们在手机、芯片以及机器所使用的智能体验方面上的工作也为我们探索和构建全场景智能生态奠定了基础 寒武纪副总裁罗韬 图 | 罗韬 过去十年里,摩尔定律发展以及CPU稳定增长、GPU异军突起,使得人工智能的想法可以得到验证,并且得到产业化应用。 但是在未来,我们可以观察到两个现象,一是人工智能的发展是不断变快的,另外就是摩尔定律逐渐放缓,所以可能会又一次遇到这样的情况:硬件成为人工智能发展的瓶颈。