首页
学习
活动
专区
圈层
工具
发布
    • 综合排序
    • 最热优先
    • 最新优先
    时间不限
  • 来自专栏刷题笔记

    7-5 字符串循环左移

    点这里 7-5 字符串循环左移 输入一个字符串和一个非负整数N,要求将字符串循环左移N次。 输入格式: 输入在第1行中给出一个不超过100个字符长度的、以回车结束的非空字符串;第2行给出非负整数N。

    1.1K20发布于 2019-11-08
  • 来自专栏刷题笔记

    7-5 小字辈 (25 分)

    点这里 7-5 小字辈 (25 分) 本题给定一个庞大家族的家谱,要请你给出最小一辈的名单。

    92210发布于 2019-11-08
  • 来自专栏freesan44

    PTA 7-5 买地攻略 (25 分)

    数码城市有土地出售。待售的土地被划分成若干块,每一块标有一个价格。这里假设每块土地只有两块相邻的土地,除了开头和结尾的两块是只有一块邻居的。每位客户可以购买多块连续相邻的土地。

    24300发布于 2021-09-11
  • 来自专栏freesan44

    PTA 7-5 买地攻略 (25 分)

    数码城市有土地出售。待售的土地被划分成若干块,每一块标有一个价格。这里假设每块土地只有两块相邻的土地,除了开头和结尾的两块是只有一块邻居的。每位客户可以购买多块连续相邻的土地。

    34520编辑于 2021-12-06
  • 来自专栏以终为始

    7-5 堆中的路径 (25 分)

    7-5 堆中的路径 (25 分) 将一系列给定数字插入一个初始为空的小顶堆H[]。随后对任意给定的下标i,打印从H[i]到根结点的路径。

    25520编辑于 2023-03-09
  • 来自专栏芯智讯

    持续采购先进EDA工具,联电发力先进封装

    换句话来说,联电也将具备2.5D、3D IC与扇出型晶圆级封装能力,以满足客户先进封装之需求。 也就是说,联电也将能为其客户提供先进封装服务。 在此之前,联电进入先进封装领域有迹可循,除去年底与西门子EDA合作外,今年年初,联电也宣布携手Cadence共同开发3D IC混合键合(Hybrid Bond)解决方案,该方案联电也已准备就绪,整合跨制程的技术 联电以其丰富的晶圆凸块、堆叠式芯片及晶圆级封装等一站式服务经验,拓展至2.5D、3D IC解决方案,力求卡位先进封装商机。 编辑:芯智讯-林子

    43720编辑于 2023-08-09
  • 来自专栏FPGA开源工作室

    先进封装最强科普

    近几年,先进封装已成为半导体越来越普遍的主题。在由多个部分组成的系列中,将深入研究实现先进封装技术,如高精度倒装芯片、热压键合(TCB)和各种类型的混合键合(HB)。 首先让我们讨论一下对先进封装的需求,摩尔定律正在以迅猛的速度发展。自台积电 32nm 失误以来,直到目前的 5nm 工艺节点,台积电的晶体管密度每年增长 2 倍。 先进封装! 这就是我们要注意的地方,一些工具供应商将所有倒装芯片封装称为“先进封装”。SemiAnalysis 和大多数业内下游人士不会这么说。 因此,我们将所有凸点尺寸小于 100 微米的封装称为“先进”。 最常见的先进封装类别称为扇出。有些人会争辩说它甚至不是先进的封装,但那些人大错特错。 我们正处于先进封装推动的半导体设计复兴之中。 版权归原作者所有,如有侵权,请联系删除。 ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ END ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧

    1.4K30编辑于 2022-05-18
  • 来自专栏freesan44

    PTA 7-5 实验室使用排期 (25 分)

    受新冠疫情影响,当前大家的活动都必须注意保持充分的社交距离,国家实验室的使用也同样受到了严格的限制。假设规定任何一个时间点上,实验室内最多只能有 1 个人,且每个人都必须提前申请实验室的使用,只有申请被批准后才能进入。现给定一批第二天的实验室使用申请,你需要写个程序自动审批,使得能够被批准的申请数量最大化。

    67600发布于 2021-09-10
  • 来自专栏freesan44

    PTA 7-5 实验室使用排期 (25 分)

    受新冠疫情影响,当前大家的活动都必须注意保持充分的社交距离,国家实验室的使用也同样受到了严格的限制。假设规定任何一个时间点上,实验室内最多只能有 1 个人,且每个人都必须提前申请实验室的使用,只有申请被批准后才能进入。现给定一批第二天的实验室使用申请,你需要写个程序自动审批,使得能够被批准的申请数量最大化。

    53210编辑于 2021-12-06
  • 来自专栏刷题笔记

    【未完成】7-5 文件传输 (25 分)

    本文链接:https://blog.csdn.net/shiliang97/article/details/102727502 7-5 文件传输 (25 分) 当两台计算机双向连通的时候,文件是可以在两台机器间传输的

    46320发布于 2019-11-07
  • 来自专栏freesan44

    PTA 7-5 子串与子列 (25 分)

    子串是一个字符串中连续的一部分,而子列是字符串中保持字符顺序的一个子集,可以连续也可以不连续。例如给定字符串 atpaaabpabtt,pabt是一个子串,而 pat 就是一个子列。

    51740发布于 2021-09-10
  • 来自专栏freesan44

    PTA 7-5 子串与子列 (25 分)

    子串是一个字符串中连续的一部分,而子列是字符串中保持字符顺序的一个子集,可以连续也可以不连续。例如给定字符串 atpaaabpabtt,pabt是一个子串,而 pat 就是一个子列。

    43910编辑于 2021-12-06
  • 来自专栏数字芯片实验室

    先进工艺下的SRAM

    虽然SRAM目前仍将是主力存储器,但在先进工艺下使用SRAM有了新的挑战。 尽管SRAM的设计年代久远,但它已成为AI的主力存储器。 如果物理学不允许更小的SRAM,那么替代方案将需要重新思考架构并采用chiplet,可以将更先进工艺的逻辑芯片与采用旧工艺制造的SRAM芯片相结合。

    1K10编辑于 2024-04-15
  • 来自专栏刷题笔记

    【未完成】7-5 对称排序 (25 分)20分

    本文链接:https://blog.csdn.net/shiliang97/article/details/101473181 7-5 对称排序 (25 分) 你供职于由一群丑星作为台柱子的信天翁马戏团

    65720发布于 2019-11-08
  • 来自专栏刷题笔记

    【2020HBU天梯赛训练】7-5 宇宙无敌大招呼

    7-5 宇宙无敌大招呼 据说所有程序员学习的第一个程序都是在屏幕上输出一句“Hello World”,跟这个世界打个招呼。作为天梯赛中的程序员,你写的程序得高级一点,要能跟任意指定的星球打招呼。

    84910发布于 2020-06-23
  • 来自专栏AI机器学习与深度学习算法

    机器学习入门 7-5 高维数据映射为低维数据

    我们此时有一个m行n列的样本矩阵X,此时的X样本矩阵代表有m个样本n个特征。通过前面的关于主成分的学习,此时假设我们已经求出针对X样本矩阵来说前k个主成分,每一个主成分对应的一个单位方向,用W矩阵来表示,此时的W矩阵为k行n列,代表前k个主成分,每一个主成分有n个元素。在上一小节提到主成分分析的本质就是从一组坐标系转移到另外一组新的坐标系的过程,而由于我们原来为n维坐标系,因此转换之后的坐标系也有n个维度,只不过对于转换后的坐标系来说,取出前k个更加重要的方向,因此W是k行n列的矩阵。

    4.1K31发布于 2019-11-13
  • 来自专栏科控自动化

    4.2 先进的感测系统

    在开发应用时,需要事先进行试验,选择发送器信号的强度。此外,在设计时还需要考虑到各种各样的情况,例如接收器接收到强度为多少的信号时才会有响应,以及接收到多个信号时要怎么办,等等。

    95310编辑于 2022-03-29
  • 来自专栏刷题笔记

    【2019秋PAT乙级真题】7-5 链表合并 (25 分)

    本文链接:https://blog.csdn.net/shiliang97/article/details/100634522 7-5 链表合并 (25 分) 给定两个单链表 L​1​​=a​1​​→

    46620发布于 2019-11-08
  • 来自专栏reizhi

    先进格式化 技术解析

        先进格式化,英文称作Advanced Format Technology。是西部数据在部分绿盘产品中采用的新技术。 因此,西部数据率先将扇区容量扩大到4KB,该技术被称为“先进格式化”(Advanced Format)。 而在“先进格式 化”模式下,每4KB为一个扇区,相当于把之前的8个扇区合而为一,只需要一个同步/分隔区域和一个容量稍大的ECC校验区。     硬盘行业实际上早在十多年前就开始计划4KB扇区技术。 附:西数官方先进格式化PDF说明 http://www.wdc.com/……/2579-771430.pdf

    64030编辑于 2022-09-26
  • 来自专栏存储公众号:王知鱼

    Cadence:UCIe 与先进 Chiplets 架构

    随着定制芯片成本上升和AI需求增长,传统单一芯片设计已不再能满足市场多样化需求,而采用模块化Chiplets设计成为了一种趋势。这种设计方式可以优化性能、功耗并降低成本,同时允许设计师根据具体应用需求选择最合适的芯片节点组合。然而,在无标准Chiplets接口时代,每个Chiplets都需要独立设计接口,这不仅消耗大量资源而且延长了上市时间。因此,标准化Chiplets接口成为了推动行业发展关键因素,它能够促进Chiplets的重用,加快设计速度,并提高质量。

    97600编辑于 2025-02-11
领券