- 综合排序
- 最热优先
- 最新优先
- 来自专栏FPGA开源工作室
先进封装最强科普
近几年，先进封装已成为半导体越来越普遍的主题。在由多个部分组成的系列中，将深入研究实现先进封装技术，如高精度倒装芯片、热压键合（TCB）和各种类型的混合键合（HB）。 先进封装！ 这就是我们要注意的地方，一些工具供应商将所有倒装芯片封装称为“先进封装”。SemiAnalysis 和大多数业内下游人士不会这么说。 因此，我们将所有凸点尺寸小于 100 微米的封装称为“先进”。 最常见的先进封装类别称为扇出。有些人会争辩说它甚至不是先进的封装，但那些人大错特错。 Tesla Dojo 1是集成扇出封装的另一个引人注目的例子，但在晶圆级。SemiAnalysis透露，特斯拉将在发布公告前使用这种包装类型。 在先进封装中，有 2.5D 和 3D 封装。 3D 封装是将一个有源芯片封装在另一个有源芯片之上。这最初由英特尔以 55 微米间距的逻辑硅一起发货，但批量用例将在 36 微米及以下。
1.3K30编辑于 2022-05-18 - 来自专栏芯智讯
持续采购先进EDA工具，联电发力先进封装
预计这将提供联电在晶圆堆叠（wafer-on-wafer）和芯片晶圆堆叠（chip-on-wafer）技术提供的3D IC规划及组装验证方案。 换句话来说，联电也将具备2.5D、3D IC与扇出型晶圆级封装能力，以满足客户先进封装之需求。 预计应与去年第四季度西门子EDA与联电合作有关，提供联电多芯片3D IC规划、组装验证。也就是说，联电也将能为其客户提供先进封装服务。 在此之前，联电进入先进封装领域有迹可循，除去年底与西门子EDA合作外，今年年初，联电也宣布携手Cadence共同开发3D IC混合键合（Hybrid Bond）解决方案，该方案联电也已准备就绪，整合跨制程的技术 联电以其丰富的晶圆凸块、堆叠式芯片及晶圆级封装等一站式服务经验，拓展至2.5D、3D IC解决方案，力求卡位先进封装商机。 编辑：芯智讯-林子
38120编辑于 2023-08-09 - 来自专栏光芯前沿
美国先进封装制造蓝图（MRHIEP）：用于高性能计算的先进封装供应链分析
这些工艺受益于规模/整合；（3）靠近消费电子产品组装地，提供物流优势； （4）国家产业政策提供各种财政激励和税收优惠。 这种集成到一个封装中的方式在多个架构上有很大的创新，并且在尺寸（2D、2.5D、3D）和互连间距上进行缩放，这让人想起过去半个世纪前端器件的缩放。 当前的供应链成熟且复杂：冗长、有多个环节和接口。 国防部已拨款56000万美元用于定制和两用封装技术，重点关注3D异构集成。其中，38000万美元用于开发两用技术生态系统，预计到2027年该金额还会增加。 主要例子有堪萨斯州向Integra Technologies提供了超过3亿美元的激励措施，使其在威奇托州立大学附近设立一家封装厂。 3. 弱点 a. 封装产能限制 一些生产高性能计算（HPC）芯片的领先代工厂报告称，其先进封装产能大幅收缩，并表示目前的已安装产能已完全耗尽。
30900编辑于 2025-04-08 - 来自专栏光芯前沿
美国先进封装制造蓝图（MRHIEP）：高性能计算相关的先进封装及异质集成技术
其目标是为美国制定一份可操作的先进封装路线图，基于异构集成路线图（HIR）并增添制造方法说明来实施 HIR。 以下是本报告的第二章关于高性能计算相关的先进封装及异质集成技术的翻译总结。 用于小芯片和多芯片集成的先进基板 2. 键合间距缩放和组装工艺 3. 共封装光学必须与单模和多模光纤无缝接口，从光纤到PIC的通道损耗在先进的封装中小于1dB。 美国正在进行的《芯片法案》驱动的对本土前端晶体管工厂的投资也可以对混合键合和 3D IC 本土制造产生积极影响，并且对工厂的投资应该辅之以对混合键合和其他 3D 封装架构的投资。
78301编辑于 2025-04-08 - 来自专栏光芯前沿
Marvell：AI驱动的先进封装技术
例如，7nm制程下若需达到性能目标，芯片尺寸约为 700 平方毫米，到 5nm制程则需增加 60% 的面积，3nm制程时面积更是大幅增长至 1900 平方毫米，到 2nm制程几乎是 3 纳米制程的两倍。 三、先进封装技术的创新之路 （一）集成技术的突破 为满足 AI 对硬件的需求，行业开始探索创新解决方案。3.5D 集成技术应运而生，它能在相同的占位面积内提供更多的硅片面积。 此外，充分利用 2.5D、3D、3.5D 堆叠等硅片封装设计能力，推动芯片技术发展。 (三）封装的变革与挑战 传统的 JEDEC 托盘尺寸已无法满足芯片封装需求，芯片封装尺寸急剧增长。 近期，随着 3D 技术成熟，混合键合焊盘登场，当前间距约 2 - 3 微米。如 AMD 采用独特布线方式，将高层金属层置于两芯片间，实现极小的混合键合间距。 综上所述，AI 驱动的先进封装技术正引领芯片行业迈向新的征程。尽管面临诸多挑战，但创新的步伐从未停止。未来，我们有理由期待这一领域带来更多的惊喜与突破，为科技发展注入强大动力。
50810编辑于 2025-04-08 - 来自专栏光芯前沿
AMD先进封装技术：过去、现在与未来
APAC会议上AMd公司关于异构集成技术（Heterogeneous Integrated Technologies, HIT）主题报告，报告人为AMD异构集成技术部门高级技术人员Devin Wu，核心围绕先进封装技术 ，按“引言、AMD先进封装领导力、AMD芯粒（Chiplet）技术、未来方向”四大板块展开，内容如下： 一、引言：技术背景与传统缩放挑战 1. 二、先进封装：AMD的行业领导力 AMD通过“横向（2D/2.5D）+纵向（3D）集成”路线，引领先进封装技术演进，关键技术节点时间线如下： - 2015年：推出2.5D高带宽内存（HBM） Infinity Cache与Infinity Fabric片上网络）、CPU核心裸片（CCD，3×8“Zen 4”核心）；采用3.5D封装形式，结合3D混合键合与2.5D硅中介层，搭配HBM3内存堆叠 2D/2.5D/3D封装（ADVANCED PACKAGING）、异构计算（HETEROGENEOUS COMPUTE）。
70210编辑于 2025-09-03 3DIC先进封装制造联盟成立！台积电：已没时间按部就班！
9月10日消息，据台媒《经济日报》报道，在中国台湾国际半导体展（SEMICON Taiwan 2025）正式开幕之前，“3DIC先进封装制造联盟”（3DICAMA）启动大会于9月9日召开，共有约34家会员加入 台积电营运/先进封装技术暨服务副总经理何军则表示，“3D封装商机无限，但是这不是给心脏弱的人，要有大心脏、也要敢投钱”。 何军说，先进封装从3D走向3.5D、整合更深，任何小瑕疵都会被放大，在“还没完全定案就得量产、还要做到99%”的压力下，自动化搬运、第一时间侦测与跨公司即时支持必须成为基本盘。 台积电早在2008年投入先进封装，也因为先进封装让台积电拿下更多晶圆代工大单，提供客户完整服务。 何军直言，过去几代AI的演进，让客户产品上市时间越来越，因此，先进封装产能量产速度也需要加快。 台积电近年来积极布局先进封装，并已将先进封装整合为3DFabric平台纳入前段和后段技术，包括TSMC-SoIC 、CoWoS和InFO家族（如InFO PoP和InFO-3D）， 并计划5.5倍光罩尺寸的
15710编辑于 2026-03-20- 来自专栏存储公众号：王知鱼
SMI：先进NAND封装在AI场景的应用
当前SLC/TLC/QLC的带宽现况 3. NAND 侧提升带宽路径-Single NAND Package 关于 Single NAND Package Single NAND Package（单个 NAND 封装）是指将 NAND 闪存芯片以单个物理封装的形式集成在一起的技术 这种封装可以是一个芯片上集成多个存储单元，也可以是将多个 NAND 芯片以单个封装形式组合在一起。 2. • 性能提升：集成在同一封装中的 NAND 芯片可以通过共享数据通道和控制线路，提高数据传输速度和访问效率。 • 简化设计：使用单个封装简化了电路设计和PCB布局，降低了系统设计的复杂性。 3. 错误位的影响 - 数据完整性：错误位可能导致存储的数据不准确，从而影响应用程序的正常运行，尤其是在需要高可靠性的数据存储的场景中。
52000编辑于 2025-02-11 - 来自专栏芯智讯
美国宣布：30亿美元投向先进封装研发！
11月21日消息，美国东部当地时间周一，美国拜登政府公布了包含约30亿美元补贴资金的“国家先进封装制造计划”，旨在提高美国半导体的先进封装能力，弥补其半导体产业链的短板。 美国商务部表示，美国的芯片封装产能只占全球的3%。相比之下，中国的封装产能估计占38%。 洛卡西奥声称，到2030年，美国将拥有多个大批量先进封装设施，并成为最复杂芯片批量先进封装的全球领导者。 目前尚不清楚，美国政府对于30亿美元的“国家先进封装制造计划”补贴申请是否也有类似的限制条款。 即便如此，已经有不少外国企业计划在美国设立先进封装厂。 长江存储“亮剑”：在美起诉美光侵犯其8项3D NAND专利！ 中国大陆将拿下全球28%晶圆代工市场，但先进制程占比仅1%！
34810编辑于 2023-11-22 - 来自专栏IT大咖说
先进IC封装，你需要知道的几大技术
先进集成电路封装技术是“超越摩尔定律”上突出的技术亮点。在每个节点上，芯片微缩将变得越来越困难，越来越昂贵，工程师们正在把多个芯片放入先进的封装中，作为芯片缩放的替代方案。 然而，虽然先进的集成电路封装正在迅速发展，设计工程师和工程管理人员必须跟上这一关键技术的步伐。首先，让我们了解高级IC封装中不断出现的基本术语。 3D堆叠封装 在3D IC封装中，逻辑模块堆叠在内存模块上，而不是创建一个大型的系统片上(SoC)，并且模块通过一个主动交互器连接。 与2.5D封装通过导电凸起或TSV将组件堆叠在交互器上不同，3D封装采用多层硅晶片与使用TSV的组件一起嵌入。 TSV是2.5D和3D集成电路封装技术中的关键实现技术。 半导体行业一直在使用HBM技术将DRAM封装在3D IC中。
2K51发布于 2020-10-19 传特斯拉Dojo 3芯片将由三星代工，英特尔将负责先进封装
新的分工模式将由三星电子旗下的晶圆代工部门负责Dojo 3 所需芯片的“前端制程”（Front-end Process）制造，而英特尔则将负责关键的“模块封装”（Module Packaging）环节。 对于Dojo 3，特斯拉计划采用新的“D3”芯片，并将其与其下一代FSD、机器人及数据中心专用的“AI6”芯片整合为单一构架。 特斯拉决定改变Dojo 3 供应链的背后，预计是同时受到技术和供应链策略的双重带动。由于Dojo 芯片在封装过程中尺寸极大，与一般系统级芯片不同。 值得注意的是，业界也预期三星电子正积极发展其超大型半导体所需的先进封装技术，未来也有可能进入Dojo 3 的供应链，尽管目前预计英特尔将率先进入。 报道强调，此次特斯拉供应链的重大调整，不仅展现了AI 时代对客制化高性能芯片及先进封装技术的迫切需求，也为半导体产业内的竞争与合作带来新的启示。
25210编辑于 2026-03-20- 来自专栏存储公众号：王知鱼
HBM，先进封装和能效的集大成者
掌握HBM通过3D堆叠、2.5D封装和超宽总线实现高带宽与能效的架构精髓。 识别DDR5在传统架构下，通过双32位子通道等创新提升并行性的策略。 洞察HBM与DDR5在不同计算范式（吞吐量 vs. 它的核心优势源于三项紧密相关的技术创新：3D堆叠、2.5D封装以及超宽总线设计。 01 3D堆叠的垂直革命 HBM最核心的创新在于其垂直堆叠的DRAM裸片（die）结构 1。 这些裸片之间的通信并非通过传统的引线键合，而是通过一种名为“硅通孔”（Through-Silicon Vias, TSV）的先进技术。 SK海力士的HBM3比特密度为0.16 Gb/mm²，而其DDR4裸片则为0.296 Gb/mm² 22。此外，采用硅中介层的2.5D封装工艺远比制造标准PCB和DIMM复杂且昂贵 1。 表1：HBM3与DDR5架构对比 指标 (Metric) HBM3 DDR5 接口宽度 1024位/堆栈 64位/模组 通道数量 16通道/堆栈 2子通道/模组 集成方式 2.5D SiP（与处理器协同封装
2.3K11编辑于 2025-10-09 - 来自专栏光芯前沿
Intel先进封装技术：从异构集成到光互连创新
在2025年IEEE第75届电子元件与技术会议（ECTC）上，英特尔发布了一系列关于先进封装技术的研究成果，涵盖CPO/OIO、嵌入式多芯片互连桥（EMIB）的下一代演进（EMIB-T）、光互联封装集成及高精度热压焊 采用可回流光纤阵列单元的封装在不对 MT 进行热绝缘的情况下进行了 3 次 SnAgCu 回流焊。 ◆ 封装架构与设计创新 该原型采用65×65mm大尺寸封装，核心架构包括： - 开放腔桥基板：通过EMIB连接FPGA计算芯片与两侧功能单元——一侧为数据转换器，另一侧为3个3D EIC-PIC 将其与先进封装架构（如 Foveros 和 Foveros Direct）相结合，可实现更节能、更高带宽的光子封装。 ◆ 应用场景与实际效果 低温差TCB技术已在多个先进封装场景中验证其价值： ① EMIB间距缩放：在Xeon 6处理器（Granite Rapids GNR）中，将EMIB间距缩小20%，
2.2K20编辑于 2025-07-10 - 来自专栏半导体先进封装
CoWoS、3D IC、Chiplet混战:先进封装的“技术路线之争“到底在争什么?
2025年末的半导体圈，三条技术新闻勾勒出先进封装的“三国杀”格局：台积电CoWoS产能缺口扩大至15%，英伟达Blackwell芯片交货期被迫延长；AMD MI300凭借Chiplet+3D IC混合架构 先进封装的本质是解决“芯片性能提升瓶颈”，当7nm以下制程逼近物理极限时，三种技术路线从不同维度冲击性能天花板，但核心诉求高度一致：实现更高算力、更大带宽与更低延迟。 英特尔的生态策略聚焦“供应链本土化”，其在美国新墨西哥州、俄亥俄州建设先进封装基地，为苹果、高通等客户提供“本土设计-本土制造-本土封装”的全链条服务，精准契合美国政府的供应链安全诉求。 凭借在HBM存储领域的优势，三星通过“存储芯片+先进封装”的捆绑策略吸引客户，特斯拉165亿美元AI芯片订单即包含HBM与3D封装的配套服务。 台积电的3DFabric、英特尔的混合架构、三星的协同方案，本质都是“2.5D+3D+Chiplet”的异构集成。未来，谁能更好地整合三种技术的优势，谁就能在先进封装的终极竞争中胜出。
84510编辑于 2025-12-18 瞄准先进封装市场，传ASML将开发混合键合设备
据业内传闻显示，继此前推出了两款面向先进封装市场的光刻机之后，光刻机大厂ASML正大举进军半导体后端制造设备市场，主要聚焦于快速增长的先进封装领域。 根据韩国媒体The Elec报导称，ASML将与外部的零部件供应商合作开发先进封装所需的整套混合键合（hybrid bonding）设备。 2024年，ASML已推出首款面向半导体后段制造的设备TWINSCAN XT:260，这是一款用于先进封装的深紫外光（DUV）光刻系统，主要应用于在中介层上形成重布线层（RDL）；ASML还发布了整合DUV 此外，先进封装市场快速成长，相关设备商表现亮眼，这也成为ASML进军混合键合的重要因素之一。 贝思半导体（Besi）表示，其第四季末积压订单同比暴涨105%，主要受到了混合键合需求带动；ASMPT去年也预估，先进封装将占其总营收约四分之一。
14410编辑于 2026-03-19- 来自专栏芯智讯
日本Resonac宣布在美国建先进封装和材料研发中心
11月22日，日本半导体材料制造商Resonac宣布，将在美国硅谷建立一个先进半导体封装和材料研发中心。 值得注意的是，11月21日消息，美国东部当地时间周一，美国拜登政府公布了包含约30亿美元补贴资金的“国家先进封装制造计划”，旨在提高美国半导体的先进封装能力，弥补其半导体产业链的短板。 美国期望通过“国家先进封装制造计划”，到2030年将拥有多个大批量先进封装设施，并成为最复杂芯片大量先进封装的全球领导者。 显然，Resonac宣布将在美国硅谷建立一个先进半导体封装和材料研发中心，也是希望能够获得美国政府关于先进封装的相关补贴。 长江存储“亮剑”：在美起诉美光侵犯其8项3D NAND专利！ 中国大陆将拿下全球28%晶圆代工市场，但先进制程占比仅1%！
48810编辑于 2023-11-23 先进封装成突围关键，TEL如何助力中国客户技术跨越？
瞄准先进封装，TEL助力中国客户实现技术跨越 特别是在中国本土先进制程发展受限，芯片制造商纷纷转向通过Chiplet、3D集成等先进封装技术的来实现芯片性能提升的背景下，TEL也积极地顺应这一趋势，提供具有优势的设备 比如，面向先进封装与3D集成制造流程，TEL可以提供： 永久键合系统Synapse™ Si：可用于实现高精度、高产能的晶圆对晶圆（Wafer-to-Wafer）永久结合，是面向先进封装与 3D 集成制造流程中的核心设备 这款设备旨在解决高密度3D封装与永久键合流程中晶圆背面处理与剥离效率低、资源消耗大、良率受限等问题。 激光切边系统Ulucus™ L：用于晶圆永久键合之后的 边缘切边处理。 这类处理在3D封装流程（如永久键合、晶圆薄化、堆叠封装）中非常关键，因为它需要确保切边精度和晶圆完整性，同时为后续的工艺步骤铺平基础。 所以，中国厂商在先进封装、3D IC这方面的发展很快，与国外同步，甚至可能更急迫地在往前发展。
13810编辑于 2026-04-10- 来自专栏芯智讯
投资900亿新台币，台积电宣布新建先进封装晶圆厂
7月25日消息，据中国台湾媒体报道，由于先进封装产能供不应求，台积电计划斥资近新台币900亿元（约合人民币206亿元），于竹科辖下铜锣科学园区设立生产先进封装的晶圆厂，预计创造约1500个就业机会。 据韩国媒体The Elec报导称，由于台积电CoWoS先进封装产能供不应求，台积电大客户英伟达考虑将其所需的第三代HBM（高带宽内存）及 2.5D 封装订单的10%交由三星电子。 凸显台积电CoWoS先进封装产能的吃紧程度。 台积电此前也表示，自去年起，CoWoS产能需求几乎是双倍成长，面对CoWoS先进封装产能爆满。 为此，台积电数月前就曾宣布，计划将CoWoS产能扩大40%以上，优先规划把先进封装龙潭AP3厂部分InFO制程转至南科厂，空出来的龙潭厂加大力度扩充CoWoS产能，竹南AP6厂也将加入支援，扩充先进封装制程 刘德音在此前的台积电股东会上就曾透露，受益于AI需求增加，客户端对于先进封装需求远大于台积电现有产能，迫使公司急需增加先进封装产能，在此状态下，会把CoWoS制程中的oS流程交由专业封测代工厂（OSAT
41620编辑于 2023-08-09 - 来自专栏芯片工艺技术
半导体与半导体生产设备：Chiplet技术，先进封装，优选谁
台积电：整合 3DFabric 平台，实现丰富拓扑结构组合 在 2.5D 和 3D 先进封装技术方面，台积电已将 2.5D 和 3D 先进封装相关技术整合为 “3DFabric”平台，由客户自由选配，前段技术包含 台积电更先进的垂直芯片堆叠 3D 拓扑封装系列被称为“系统级集成芯片”（SoIC），利用芯片之间的直接铜键合，具有更小间距。 它使应用积极主动的设计规则成为现实，有别于传统的 WLFO 和基于层压板的封装，且能够被用于建立先进的 3D 结构，以应对新兴移动和网络应用中日益高涨的 IC 集成需求。 先进封测技术涵盖 4nm 制程，突破国内顶尖封装工艺节点。 先进封装方面，公司大规模生产 Chiplet 产品，7nm 产品已大规模量产，进一步扩大利润空间。
1.8K20编辑于 2022-11-16 - 来自专栏光芯前沿
Corning玻璃基板先进封装技术在CPO中的应用：从波导光互连到3D集成
在2025年IEEE第75届电子元件与技术会议（ECTC）上，康宁公司的两个研究团队及其合作伙伴（Fraunhofer IZM等）发表了2篇关于玻璃基板先进封装的研究成果，聚焦CPO技术中的板级光互连与 3D集成挑战。 三、3D玻璃基板封装：光-电协同集成技术 为实现CPO模块的高密度光-电协同封装，Korea Corning Technology Center研究团队开发了含腔体与玻璃通孔（TGV）的3D ，形成“光-电一体化”封装。 玻璃基板通过腔体、TGV与<5 μm RDL，实现了光-电协同封装的高密度集成。
2.1K10编辑于 2025-07-12
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号