- 综合排序
- 最热优先
- 最新优先
- 来自专栏FPGA开源工作室
先进封装最强科普
近几年，先进封装已成为半导体越来越普遍的主题。在由多个部分组成的系列中，将深入研究实现先进封装技术，如高精度倒装芯片、热压键合（TCB）和各种类型的混合键合（HB）。 首先让我们讨论一下对先进封装的需求，摩尔定律正在以迅猛的速度发展。自台积电 32nm 失误以来，直到目前的 5nm 工艺节点，台积电的晶体管密度每年增长 2 倍。 摩尔定律使业界的晶体管密度大约每 2 年增加 2 倍，但 IO 数据的速率每 4 年才增加 2 倍。几十年来，晶体管密度与 IO 数据速率的这种差异出现了巨大差异。 先进封装！ 这就是我们要注意的地方，一些工具供应商将所有倒装芯片封装称为“先进封装”。SemiAnalysis 和大多数业内下游人士不会这么说。 因此，我们将所有凸点尺寸小于 100 微米的封装称为“先进”。 最常见的先进封装类别称为扇出。有些人会争辩说它甚至不是先进的封装，但那些人大错特错。
1.4K30编辑于 2022-05-18 - 来自专栏芯智讯
持续采购先进EDA工具，联电发力先进封装
换句话来说，联电也将具备2.5D、3D IC与扇出型晶圆级封装能力，以满足客户先进封装之需求。 也就是说，联电也将能为其客户提供先进封装服务。 在此之前，联电进入先进封装领域有迹可循，除去年底与西门子EDA合作外，今年年初，联电也宣布携手Cadence共同开发3D IC混合键合（Hybrid Bond）解决方案，该方案联电也已准备就绪，整合跨制程的技术 联电以其丰富的晶圆凸块、堆叠式芯片及晶圆级封装等一站式服务经验，拓展至2.5D、3D IC解决方案，力求卡位先进封装商机。 编辑：芯智讯-林子
41720编辑于 2023-08-09 - 来自专栏光芯前沿
美国先进封装制造蓝图（MRHIEP）：用于高性能计算的先进封装供应链分析
上一篇翻译了美国先进封装制造蓝图的技术分析部分(美国先进封装制造蓝图（MRHIEP）：高性能计算相关的先进封装及异质集成技术)，这一篇来翻译一下美国对于全球先进封装供应链的分析，没有什么技术内容 而台湾在组装上是52％，先进封装就更高了，晶圆代工达到了76％) 将芯片传统封装技术外包的主要推动力一直是： （1）较低的劳动力成本； （2）相对成熟、技术含量较低、手动、标准化的制造工艺， 这种集成到一个封装中的方式在多个架构上有很大的创新，并且在尺寸（2D、2.5D、3D）和互连间距上进行缩放，这让人想起过去半个世纪前端器件的缩放。 当前的供应链成熟且复杂：冗长、有多个环节和接口。 2. 确定关键供应链结构变化 a. 技术的垂直整合 一些先进封装工艺正在基于代工设备的晶圆厂生产线后端完成，其他后续工艺则在后端封装设施中进行。对这些工艺进行垂直整合将使流程更高效、更经济。 b. 9.5 供应链SWOT分析 2. 优势 a. 制造与研究园区 如前文所述，私营企业一直在该领域引领研究工作，并与美国各地的学术机构建立了紧密的合作关系。
35600编辑于 2025-04-08 - 来自专栏光芯前沿
美国先进封装制造蓝图（MRHIEP）：高性能计算相关的先进封装及异质集成技术
其目标是为美国制定一份可操作的先进封装路线图，基于异构集成路线图（HIR）并增添制造方法说明来实施 HIR。 以下是本报告的第二章关于高性能计算相关的先进封装及异质集成技术的翻译总结。 用于小芯片和多芯片集成的先进基板 2. 键合间距缩放和组装工艺 3. 1.3 2D和3D互连要点总结 ◆ 融合术语框架： - 2D架构：两个或多个有源硅器件并排放置在封装上并互连，包括2DO（有机介质）和2DS（无机介质）架构。 共封装光学必须与单模和多模光纤无缝接口，从光纤到PIC的通道损耗在先进的封装中小于1dB。
87601编辑于 2025-04-08 - 来自专栏光芯前沿
Marvell：AI驱动的先进封装技术
三、先进封装技术的创新之路 （一）集成技术的突破 为满足 AI 对硬件的需求，行业开始探索创新解决方案。3.5D 集成技术应运而生，它能在相同的占位面积内提供更多的硅片面积。 (二）多技术协同应用 在芯片设计中，将最新的高性能节点（如 2nm、英特尔的 1.4nm、台积电的 1.8 nm）用于关键逻辑功能，而将 IO 和模拟功能置于更高效的节点，通过封装技术实现连接 此外，充分利用 2.5D、3D、3.5D 堆叠等硅片封装设计能力，推动芯片技术发展。 (三）封装的变革与挑战 传统的 JEDEC 托盘尺寸已无法满足芯片封装需求，芯片封装尺寸急剧增长。 近期，随着 3D 技术成熟，混合键合焊盘登场，当前间距约 2 - 3 微米。如 AMD 采用独特布线方式，将高层金属层置于两芯片间，实现极小的混合键合间距。 综上所述，AI 驱动的先进封装技术正引领芯片行业迈向新的征程。尽管面临诸多挑战，但创新的步伐从未停止。未来，我们有理由期待这一领域带来更多的惊喜与突破，为科技发展注入强大动力。
58110编辑于 2025-04-08 - 来自专栏光芯前沿
AMD先进封装技术：过去、现在与未来
，按“引言、AMD先进封装领导力、AMD芯粒（Chiplet）技术、未来方向”四大板块展开，内容如下： 一、引言：技术背景与传统缩放挑战 1. 2. 二、先进封装：AMD的行业领导力 AMD通过“横向（2D/2.5D）+纵向（3D）集成”路线，引领先进封装技术演进，关键技术节点时间线如下： - 2015年：推出2.5D高带宽内存（HBM） 最终需通过多学科协同，平衡“架构带宽需求、裸片分区选项、封装技术”三者关系。 2. 2D/2.5D/3D封装（ADVANCED PACKAGING）、异构计算（HETEROGENEOUS COMPUTE）。
95910编辑于 2025-09-03 - 来自专栏存储公众号：王知鱼
SMI：先进NAND封装在AI场景的应用
2. 当前SLC/TLC/QLC的带宽现况 3. 这种封装可以是一个芯片上集成多个存储单元，也可以是将多个 NAND 芯片以单个封装形式组合在一起。 2. • 性能提升：集成在同一封装中的 NAND 芯片可以通过共享数据通道和控制线路，提高数据传输速度和访问效率。 • 简化设计：使用单个封装简化了电路设计和PCB布局，降低了系统设计的复杂性。 2. 导致错误位的原因 - 写入过程中的不稳定性：RRAM的写入操作是通过改变材料的电阻状态来实现的。如果写入过程中的电流或电压波动过大，可能导致状态不一致，产生错误位。 2. NAND IO 速度太慢（4800MT/s）。
57900编辑于 2025-02-11 - 来自专栏芯智讯
美国宣布：30亿美元投向先进封装研发！
11月21日消息，美国东部当地时间周一，美国拜登政府公布了包含约30亿美元补贴资金的“国家先进封装制造计划”，旨在提高美国半导体的先进封装能力，弥补其半导体产业链的短板。 洛卡西奥声称，到2030年，美国将拥有多个大批量先进封装设施，并成为最复杂芯片批量先进封装的全球领导者。 其中，国家先进封装制造计划将获得约30亿美元补贴资金。 今年2月，美国政府启动了第一轮《芯片与科学法案》对半导体制造业的资助。 目前尚不清楚，美国政府对于30亿美元的“国家先进封装制造计划”补贴申请是否也有类似的限制条款。 即便如此，已经有不少外国企业计划在美国设立先进封装厂。 比如，韩国芯片制造商SK海力士公司就曾表示，将投资150亿美元在美国建立先进的封装设施；亚利桑那州州长凯蒂·霍布斯也透露，该州正在与台积电进行谈判，可能在该州建设先进封装厂。
38510编辑于 2023-11-22 日本专家：支持Rapidus追求2nm并不明智，建议发展先进封装
报道称，观察半导体产业超过30年的日本机械产业振兴协会特任研究员井上弘基则对此感到担心，认为追求最先进的半导体微缩制程本身已是“过时的想法”，并指出战术已经发生变化，但日本仍固守“大舰巨炮主义”的思维。 目前先进半导体主要应用于智能手机或数据中心服务器CPU/GPU，但Rapidus并未掌握这类客户。因此，井上弘基质疑，“Rapidus大量生产的芯片，究竟有谁会购买？购买量又会有多少？” 相比之下，台积电和三星电子开发先进制程时，会事先与苹果、高通、英伟达等大型客户建立合作关系，确保订单，并与客户步调一致地推进技术开发。这与Rapidus的做法完全不同。 客观来说，即使Rapidus成功建造最先进的产能基地，如果缺少买家，导致产能闲置，恐进而造成财务危机。 井上弘基还认为，Rapidus聚焦2nm制程技术的决策本身已显得“过时”。 随着摩尔定律放缓，如今强调制程微缩的效益正逐渐递减，建议日本应将重点转向先进封装，因为这领域与半导体制造设备及材料密切相关，也是日本企业优势所在，能以较少资金投入获得更显着成果。
17910编辑于 2026-03-19苹果拿下2026年台积电2nm过半产能，并采用WMCM先进封装
9月18日消息，据MacRumors 报导，晶圆代工龙头大厂台积电即将在今年底量产2nm制程，苹果公司作为台积电大客户已经锁定了其2026年2nm产能的一半。 报道称，苹果公司明年即将推出的iPhone 18系列所搭载的A20 和 A20 Pro 处理器、MacBook Pro的M6处理器以及新一代的Vision Pro的R2芯片都将会采用台积电2nm制程。 其中，至少有两款芯片可能采台积电最新的“晶圆级多芯片模组”（Wafer-Level Multi-Chip Module，WMCM）封装，这将取代台积电目前用于苹果iPhone系统单芯片（SoC）的整合扇出型 （Integrated Fan-Out）封装技术，相比之下WMCM 封装芯片配置灵活性更高。 除了苹果之外，AMD、高通、联发科、博通也都将会采用台积电的2nm制程。 联发科近日还宣布，其新一代旗舰单晶片完成了基于台积电2nm制程的设计流片（tape out）。 编辑：芯智讯-浪客剑
38910编辑于 2026-03-20- 来自专栏IT大咖说
先进IC封装，你需要知道的几大技术
先进集成电路封装技术是“超越摩尔定律”上突出的技术亮点。在每个节点上，芯片微缩将变得越来越困难，越来越昂贵，工程师们正在把多个芯片放入先进的封装中，作为芯片缩放的替代方案。 然而，虽然先进的集成电路封装正在迅速发展，设计工程师和工程管理人员必须跟上这一关键技术的步伐。首先，让我们了解高级IC封装中不断出现的基本术语。 作为传统2D IC封装技术的一个增量步骤，2.5D封装使更细的线条和空间成为可能。 2.5D封装通常用于ASIC、FPGA、GPU和内存立方体。 2. HBM主要在高端服务器和网络芯片的2.5D封装中实现;它现在已经发展到HBM2技术，新一代技术解决了原始HBM版本中的容量和时钟速率限制问题。
2K51发布于 2020-10-19 - 来自专栏存储公众号：王知鱼
HBM，先进封装和能效的集大成者
这些裸片之间的通信并非通过传统的引线键合，而是通过一种名为“硅通孔”（Through-Silicon Vias, TSV）的先进技术。 02 2.5D封装的集成范式 为了将HBM堆栈与主处理器（如GPU或CPU）连接起来，业界采用了2.5D封装技术 18。 表1：HBM3与DDR5架构对比 指标 (Metric) HBM3 DDR5 接口宽度 1024位/堆栈 64位/模组 通道数量 16通道/堆栈 2子通道/模组 集成方式 2.5D SiP（与处理器协同封装 用户问题中提到的“2Gbps的PHY功率”就属于这一类 36。 研究表明，HBM2的能效约为7 pJ/bit 1。
2.7K11编辑于 2025-10-09 - 来自专栏光芯前沿
Intel先进封装技术：从异构集成到光互连创新
在2025年IEEE第75届电子元件与技术会议（ECTC）上，英特尔发布了一系列关于先进封装技术的研究成果，涵盖CPO/OIO、嵌入式多芯片互连桥（EMIB）的下一代演进（EMIB-T）、光互联封装集成及高精度热压焊 为适应不同带宽需求，英特尔已开发包含2、4、6个OIO芯片的封装方案，本次研究主要基于2个OIO芯片的配置展开。 将其与先进封装架构（如 Foveros 和 Foveros Direct）相结合，可实现更节能、更高带宽的光子封装。 ◆ 应用场景与实际效果 低温差TCB技术已在多个先进封装场景中验证其价值： ① EMIB间距缩放：在Xeon 6处理器（Granite Rapids GNR）中，将EMIB间距缩小20%， 通过低温差TCB实现4倍的工艺窗口扩展，inline良率提升2倍以上； ② 2倍光刻版尺寸芯片键合：成功实现1635mm²（2倍光刻版）单芯片和含HBM的Foveros堆叠芯片的键合，与传统TCB相比，
2.6K20编辑于 2025-07-10 瞄准先进封装市场，传ASML将开发混合键合设备
据业内传闻显示，继此前推出了两款面向先进封装市场的光刻机之后，光刻机大厂ASML正大举进军半导体后端制造设备市场，主要聚焦于快速增长的先进封装领域。 根据韩国媒体The Elec报导称，ASML将与外部的零部件供应商合作开发先进封装所需的整套混合键合（hybrid bonding）设备。 此外，先进封装市场快速成长，相关设备商表现亮眼，这也成为ASML进军混合键合的重要因素之一。 贝思半导体（Besi）表示，其第四季末积压订单同比暴涨105%，主要受到了混合键合需求带动；ASMPT去年也预估，先进封装将占其总营收约四分之一。 应用材料也早已进军先进封装领域，去年应用材料还与贝思半导体合作开发Kynex芯粒对晶圆（D2W）混合键合系统，并整合了贝思半导体Datacon 8800 Cameo Ultra Plus AC混合键合设备
20710编辑于 2026-03-19英特尔EMIB-T先进封装良率已达90%！
全球AI芯片竞赛的战火，已然从制程工艺蔓延至先进封装领域。当前，台积电CoWoS产能持续满载，供不应求的局面让下游厂商焦头烂额。 在此背景下，英特尔正以其EMIB先进封装技术杀入这一由台积电长期把持的市场。 良率突破的“含金量”：跨过门槛，但硬仗在后 对于英特尔而言，90%的EMIB-T先进封装良率无疑是一剂强心针。 其中，第二种封装方案确实有其优点，技术层面上效果看起来很不错。 这似乎也印证了，除了台积电以外，联发科和谷歌合作的Humufish（TPU v9x）可能还会选择其英特尔的EMIB-T先进封装技术路线。 这其中不仅是因为台积电仍在试图争取后段封装订单，更在于台积电需要严肃评估英特尔EMIB-T及载板的实际后端产出，避免其稀缺且昂贵的先进制程产能被错配。
24510编辑于 2026-05-06- 来自专栏芯智讯
日本Resonac宣布在美国建先进封装和材料研发中心
11月22日，日本半导体材料制造商Resonac宣布，将在美国硅谷建立一个先进半导体封装和材料研发中心。 值得注意的是，11月21日消息，美国东部当地时间周一，美国拜登政府公布了包含约30亿美元补贴资金的“国家先进封装制造计划”，旨在提高美国半导体的先进封装能力，弥补其半导体产业链的短板。 美国期望通过“国家先进封装制造计划”，到2030年将拥有多个大批量先进封装设施，并成为最复杂芯片大量先进封装的全球领导者。 据悉，美国商务部预计2024年宣布芯片封装计划的第一个材料和基板补贴目标，而未来的投资将集中在其他封装技术，以及更大范围的设计生态体系。 显然，Resonac宣布将在美国硅谷建立一个先进半导体封装和材料研发中心，也是希望能够获得美国政府关于先进封装的相关补贴。
51310编辑于 2023-11-23 先进封装成突围关键，TEL如何助力中国客户技术跨越？
瞄准先进封装，TEL助力中国客户实现技术跨越 特别是在中国本土先进制程发展受限，芯片制造商纷纷转向通过Chiplet、3D集成等先进封装技术的来实现芯片性能提升的背景下，TEL也积极地顺应这一趋势，提供具有优势的设备 比如，面向先进封装与3D集成制造流程，TEL可以提供： 永久键合系统Synapse™ Si：可用于实现高精度、高产能的晶圆对晶圆（Wafer-to-Wafer）永久结合，是面向先进封装与 3D 集成制造流程中的核心设备 除了上述面向先进封装的设备外，TEL在传统晶圆制造环节的清洗和涂胶显影设备也同样具备强大的竞争力，并且部分型号也能满足先进制程的需求。 比如，在清洗设备方面，先进的单晶圆清洗平台CELLESTA™-i、SPM清洗系统 CELLESTA™ Pro SPM、双面同时清洗设备CELLESTAT™ MS2，这三款设备均是在先端制程节点被广泛应用的先进清洗设备 其中，CELLESTA MS2以创新的理念实现刷片清洗设备的双面同时清洗并成功量产，基于创新的腔体设计和晶圆固位技术，大幅改善Paticle performance 的同时，提升1.5倍以上WPH产能，
26210编辑于 2026-04-10- 来自专栏光芯前沿
Marvell AI Day：AI芯片进入定制化时代(2nm定制SRAM、先进封装、CPO光互连)
◆ 内存、封装技术到系统的创新 ① 通过HBM（高带宽内存）接口和先进封装技术提升系统规模，超越单一芯片的性能限制。 2. 先进技术布局 ◆ 先进工艺节点 积极紧跟3nm、2nm及16/14Å等先进制程，提前3 - 4年进行工艺开发和IP验证。 ◆ 先进封装与共封装光学CPO 在数据中心的高速网络通信中，随着数据流量的不断增加，传统的电互连方式面临着带宽瓶颈和信号衰减等问题。 先进封装现已与硅设计并列成为AI硬件性能的核心驱动力。Marvell开发了模块化封装架构，覆盖从2.5D（中介层上的小芯片）到4.5D平台（在工程基板内嵌入光、电、铜互连）。 集成光学和铜互连的先进共封装，将光互连和传统铜互连技术相结合，发挥各自的优势，提高芯片封装的性能和可靠性。
93610编辑于 2025-06-24 - 来自专栏芯片工艺技术
半导体与半导体生产设备：Chiplet技术，先进封装，优选谁
随着制程缩进，芯片制造方面出现了两个大的瓶颈： 1）28nm 以后，高制程芯片的晶体管性价比不再提升；2）芯片设计费用大幅增长，先进制程芯片设计的沉没成本高到不可接受。 基于芯片组成的灵活性，将 SoC 进行 Chiplet 化之后，不同的核心/芯粒可以选择合适的工艺制程分开制造，然后再通过先进封装技术进行封装，不需要全部都采用先进的制程在一块晶圆上进行一体化制造，这样可以极大的降低芯片的制造成本 2）利用硅桥连接芯片，并将硅桥嵌入封装基板中，如：Intel EMIB 方案。 台积电：整合 3DFabric 平台，实现丰富拓扑结构组合 在 2.5D 和 3D 先进封装技术方面，台积电已将 2.5D 和 3D 先进封装相关技术整合为 “3DFabric”平台，由客户自由选配，前段技术包含 先进封测技术涵盖 4nm 制程，突破国内顶尖封装工艺节点。
2K20编辑于 2022-11-16 - 来自专栏芯智讯
投资900亿新台币，台积电宣布新建先进封装晶圆厂
7月25日消息，据中国台湾媒体报道，由于先进封装产能供不应求，台积电计划斥资近新台币900亿元（约合人民币206亿元），于竹科辖下铜锣科学园区设立生产先进封装的晶圆厂，预计创造约1500个就业机会。 据韩国媒体The Elec报导称，由于台积电CoWoS先进封装产能供不应求，台积电大客户英伟达考虑将其所需的第三代HBM（高带宽内存）及 2.5D 封装订单的10%交由三星电子。 凸显台积电CoWoS先进封装产能的吃紧程度。 台积电此前也表示，自去年起，CoWoS产能需求几乎是双倍成长，面对CoWoS先进封装产能爆满。 为此，台积电数月前就曾宣布，计划将CoWoS产能扩大40%以上，优先规划把先进封装龙潭AP3厂部分InFO制程转至南科厂，空出来的龙潭厂加大力度扩充CoWoS产能，竹南AP6厂也将加入支援，扩充先进封装制程 刘德音在此前的台积电股东会上就曾透露，受益于AI需求增加，客户端对于先进封装需求远大于台积电现有产能，迫使公司急需增加先进封装产能，在此状态下，会把CoWoS制程中的oS流程交由专业封测代工厂（OSAT
45220编辑于 2023-08-09
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号