- 综合排序
- 最热优先
- 最新优先
- 来自专栏Gnep's_Technology_Blog
LabVIEW仿真单频脉冲信号+线性调频信号+高斯白噪声信号
前言 本文基于 LabVIEW 仿真了单频脉冲信号（先导脉冲）和线性调频信号，全程伴有高斯白噪声。 一、单频脉冲信号 单频脉冲信号由正弦信号 * 脉冲信号组合而成。 1、信号参数 正弦信号 采样数 = 仿真信号时间总长度(s) * 采样率(Hz) 幅值 = 仿真信号幅度峰峰值(Vpp) / 2 相位 = 0 周期数 = 单频脉冲-频率(Hz) * 仿真信号时间总长度 s) 2、仿真图 ①、前面板 ②、程序框图 二、线性调频信号 线性调频信号指持续期间频率连续线性变化的信号，是一种常用的雷达信号。 1、信号参数 高斯白噪声 采样数 = 仿真信号时间总长度(s) * 采样率(Hz) 标准差 = \sqrt{白噪声信号-方差} 2、仿真图 ①、前面板 ②、程序框图 四、合成信号 将上述单频脉冲信号 1、前面板 2、程序框图 五、代码自取 CSDN 链接：LabVIEW仿真单频脉冲信号+线性调频信号+高斯白噪声信号
1.1K20编辑于 2023-08-10 - 来自专栏学习之路
【Linux进程#7】：进程信号（再谈信号保存和信号捕捉）
当信号到达时，会调用该函数来处理信号。信号处理函数的原型为 void handler(int signum)，其中 signum 是信号的编号。 ③ sa_mask: 这个字段用于指定一个信号集，表示在信号处理程序执行期间应该被阻塞的信号。即，在信号处理期间，可以通过 sa_mask 阻止其他信号的处理。 它包含信号处理的详细信息，如信号处理程序、信号屏蔽集等 oldact： 指向一个 struct sigaction 结构体的指针，用于存储之前信号的处理方式。 当某个信号的处理函数被调用时，内核自动将当前信号加入进程的信号屏蔽字，当信号处理函数返回时自动恢复原来的信号屏蔽字，这样就保证了在处理某个信号时，如果这种信号再次产生，那么 它会被阻塞到当前处理结束为止 如果在调用信号处理函数时，除了当前信号被自动屏蔽之外，还希望自动屏蔽另外一些信号，则用sa_mask字段说明这些需要额外屏蔽的信号，当信号处理函数返回时自动恢复原来的信号屏蔽字。
33510编辑于 2025-06-02 - 来自专栏仿真CAE与AI
WIFI越近信号越强？CST电磁仿真看看
本文聚焦于运用 CST 电磁仿真工具开展 WiFi 信号模拟的案例分析，深入探究其背后的原理机制。CST 电磁仿真软件依托计算机技术，能够精准模拟并细致分析各类电磁现象与设备。 CST软件可以模拟这些变化，并预测出在不同环境和设备配置下WiFi信号的性能。使用时域求解器仿真的工作在 2.45GHz 的 WI-FI 天线在公交车内电场分布。 Wi-Fi 覆盖仿真例如，你可以模拟墙壁、窗户、家具等物体对WiFi信号的影响。通过模拟，你可以了解到这些物体对信号的吸收、反射和透射情况，以及这些现象对信号质量的影响。 此外，你还可以模拟不同的天线配置、功率水平以及信道条件下的WiFi信号性能。除了优化WiFi性能，CST电磁仿真模拟技术还有许多其他的应用。例如，它可以用于研究无线通信技术的安全性问题。 在模拟过程中，CST电磁仿真还可以考虑材料的特性和边界条件对WiFi信号的影响。比如，我们可以设置模型中的物体的材料参数，比如介电常数和导电率，以模拟不同材料对WiFi信号的吸收、反射和散射等影响。
39810编辑于 2025-04-24 - 来自专栏FPGA技术江湖
vivado进行仿真时，GSR信号的理解和影响
本篇主要讨论vivado进行仿真时，GSR信号的理解和影响。 除了能够看到我们所写的仿真代码中的信号外，还会看到一个GSR信号，前面等于1，在100ns左右变为0的虚线。 为什么会有这个信号？ vivado在启动仿真时，会默认添加一个文件：glbl。 GSR信号就在这个当中。 有什么影响吗？ 一般来说：在进行仿真时，都是直接将其删除，或者直接选择忽略他，并不影响任何东西。 那么这个信号的意义是什么呢？ 感觉好像是无意义的。 要不然去修改GSR信号拉低的时间，要不然去推后我们仿真时，信号有效的位置。 建议：我们做仿真（特别是时序仿真）时，复位的时间大于100ns（给予有效信号的时间放到100ns之后）。 简单解析GSR：FPGA内部的一个全局复位信号，用于强制寄存器状态。 在 Vivado 仿真中，GSR 信号是理解设计初始化（时间零行为）和全局复位的核心。
30210编辑于 2025-09-11 - 来自专栏数据科学（冷冻工厂）
ATAC-seq分析：TSS 信号（7）
ATACseq图片ATACseq - 使用转座酶并提供一种同时从单个样本的转录因子结合位点和核小体位置提取信号的方法。1. 数据类型上面这意味着我们的数据中可能包含多种信号类型。 评估 TSS 信号2.1. TSS 区域如果我们的较短片段代表转录因子和转录机制周围的开放区域，我们希望在转录起始位点看到信号。 我们较长的片段将代表核小体周围的信号，因此信号应该在转录起始位点之外，更多地出现在 +1 和 -1 核小体位置。 图片我们可以在所有 TSS 区域创建一个图，以说明我们的核小体游离和核小体占据的信号部分最普遍的位置。Meta-plots 在区域集上平均或求和信号以识别数据趋势。 在此图中，我们可以清楚地看到预期的 +1 核小体信号峰以及其他几个核小体信号峰。plotRegion(monoNuc)图片
1.5K20编辑于 2023-01-27 - 来自专栏数据科学（冷冻工厂）
ATAC-seq分析：TSS 信号（7）
ATACseq ATACseq - 使用转座酶并提供一种同时从单个样本的转录因子结合位点和核小体位置提取信号的方法。 1. 数据类型 上面这意味着我们的数据中可能包含多种信号类型。 评估 TSS 信号 2.1. TSS 区域 如果我们的较短片段代表转录因子和转录机制周围的开放区域，我们希望在转录起始位点看到信号。 我们较长的片段将代表核小体周围的信号，因此信号应该在转录起始位点之外，更多地出现在 +1 和 -1 核小体位置。 我们可以在所有 TSS 区域创建一个图，以说明我们的核小体游离和核小体占据的信号部分最普遍的位置。Meta-plots 在区域集上平均或求和信号以识别数据趋势。 在此图中，我们可以清楚地看到预期的 +1 核小体信号峰以及其他几个核小体信号峰。 plotRegion(monoNuc) monoNuc
95810编辑于 2023-02-27 - 来自专栏数字芯片实验室
为数字验证工程师揭开混合信号仿真的神秘面纱
随着科技行业不断突破极限，混合信号仿真变得至关重要。 本文介绍了一种方法，使数字工程师能够有效地对数字域中的模拟和混合信号进行建模和仿真。 结果是，当今的复杂IC融合了模拟、数字和混合信号电路，每个电路元件都起着至关重要的作用。 不执行完整的芯片级混合信号仿真的后果可能涉及重新流片，这既昂贵又耗时。 模拟、数字和混合信号仿真 analog仿真器适用于晶体管、电阻器、电容器和电感器级别的电路，电路表示为微分方程矩阵。仿真器求解方程，同时尝试找到给定刺激的解。 混合信号仿真的模型和仿真精度与性能和容量 如上图所示，DV 工程师抽象模拟和混合信号功能以用于全芯片仿真的最有效方法是使用一种称为实数建模的技术来创建real number models（RNM）。 DV 工程师在使用 Xcelium 逻辑仿真器时，可以利用此 RNM 网表来表示其 DMS 仿真中的模拟和混合信号功能。
1.4K10编辑于 2024-04-30 - 来自专栏云深之无迹
为测量基准源 uV 级别跳动设计信号链（YUNSWJ 仿真版）
我们信号链最重要的问题就是，信号源是什么样的？（这个读者还好，基本上把话说明白了），可以先需求“翻译成工程指标”，再看一下这个信号链到底有多难、要做到什么级别。 （先不管读者测到没有，我先摸你一下这个抖动的样子） 先用一个简单模型，把“1.20000 V 基准 + 40 µV 抖动”的信号源模拟出来，并画出了波形： 上图：20 s 内的整体偏移（纵轴是相对于 1.20000 统计结果： 目标水平 ADC: LSB ≈ 0.60 µV, 测量误差 RMS ≈ 10.08 µV 这就对应我们前面算过的： 信号（参考抖动）：40 µV 噪声（测量误差）：10 µV 信噪比 ≈ ADC 和信号链的要求再往上抬了一档：要么进一步提高 ENOB，要么用时间平均（降低带宽，从而降低等效噪声）。 用Python 仿真 带宽 ADC 满量程 ，24 bit ΔΣ 过采样比 OSR = 256 ADC 白噪声密度：（举例） ADC 0.1–10 Hz RMS 噪声： 运放白噪声：（一个相当优秀的精密
19310编辑于 2026-01-07 - 来自专栏云深之无迹
基于Zynq的柴油机振动信号采集系统设计（YUNSWJ 仿真版）
最后，在Multisim 14.1软件中建立了信号调理电路的仿真模型，验证了系统的良好性能，并开发了上位机软件用于监测柴油机的故障信息。 信号链拓扑 测量参数 对象：柴油机振动信号。 模拟输入：8 路差分输入 AIN0~AIN7，直接接到 OPA2277 的差分输出；选择“真差分”模式以获得最佳抗干扰性能。 验证信号调理电路 用 Multisim 14.1 做了信号调理部分的仿真。 信号链仿真 说明一下假设：论文没有给出具体 R/C 数值，我用了一套“符合文中描述 + 柴油机 2Hz~1kHz 应用”的合理参数，搭了一个等效两级模型： 一级：OPA277 减法 + AC 耦合 + 总结 怎么一堆仿真没有实物测试，这和我水文章一样？？？
24810编辑于 2026-01-07 - 来自专栏阿黎逸阳的代码
赌场游戏——幸运7真的幸运吗？（Python模拟仿真）
7，赢钱额度为：7 此时总计金额：33456 当点数之后为7时，赢钱额度为：7 ,此时玩客能赢钱 ############################### 如果点数之和为7，赢钱额度为：8 此时总计金额 ，赢钱额度为：7 此时总计金额：32480 当点数之后为7时，赢钱额度为：7 ,此时玩客能赢钱 ############################### 如果点数之和为7，赢钱额度为：8 此时总计金额 7，赢钱额度为：7 此时总计金额：32184 当点数之后为7时，赢钱额度为：7 ,此时玩客能赢钱 ############################### 如果点数之和为7，赢钱额度为：8 此时总计金额 7，赢钱额度为：7 此时总计金额：33984 当点数之后为7时，赢钱额度为：7 ,此时玩客能赢钱 ############################### 如果点数之和为7，赢钱额度为：8 此时总计金额 从Python仿真结果可以得出结论：点数之和为7你就赢4元，不是你就输1元，这样的规则是不公平的，如果玩的次数够多最后的结果都是玩家输钱。
6.6K30发布于 2021-04-14 - 来自专栏抠抠空间
信号（Django信号、Flask信号、Scrapy信号）
通俗来讲，就是一些动作发生的时候，信号允许特定的发送者去提醒一些接受者，这是特别有用的设计因为有些代码对某些事件是特别感兴趣的，比如删除动作。 下面，分别介绍一下三种信号的使用示例。 这个时候，就体现出信号的作用了。 一般可以监听这个信号，来记录网站异常信息。 7. appcontext_tearing_down：app上下文被销毁的信号。 Scrapy信号 Scrapy使用信号来通知事情发生。您可以在您的Scrapy项目中捕捉一些信号(使用 extension)来完成额外的工作或添加额外的功能，扩展Scrapy。 ： engine_started scrapy.signals.engine_started() 当scrapy引擎启动爬取时发送该信号 该信号支持返回deferreds 当信号可能会在信号spider_opened
1.8K40发布于 2018-07-04 - 来自专栏FPGA探索者
Vivado DDS IP配置与仿真（1）正弦、余弦信号发生器【FPGA】【Xilinx】【数字信号处理】【FPGA探索者】
本次使用Vivado调用DDS的IP进行仿真，并尝试多种配置方式的区别，设计单通道信号发生器（固定频率）、Verilog查表法实现DDS、AM调制解调、DSB调制解调、可编程控制的信号发生器（调频调相） 三、仿真 按照上述配置，再配置一个2 MHz输出频率的DDS。 ? 将输出的16位波形数据分割，高8位表示sin正弦信号，低8位表示cos余弦信号，相位为锯齿状，注意若输出通道中包含了ready信号，根据AXI_Stream总线的要求，外部需要给ready信号，当ready 有效时，DDS才会输出，仿真中可以一直给高电平。 wire [7:0] sin_wave; wire [7:0] cos_wave; wire [7:0] sin_wave_2; wire [7:0] cos_wave_2;
6.1K41发布于 2021-03-15 - 来自专栏ExASIC
在CentOS7上安装开源Verilog仿真工具EpicSim
介绍 EpicSim是芯华章基于Icarus Verilog开发的开源Verilog仿真软件, Github地址https://github.com/x-epic/EpicSim.
1.2K20发布于 2020-10-10 - 来自专栏c/c++&&linux
【Linux】信号＞信号产生&&信号处理&&信号保存&&信号详解
这些信号各自在什么条件下产生，默认的处理动作是什么，在signal(7)中都有详细说明: man 7 signal 1.4 信号处理常见方式概览 (sigaction函数稍后详细介绍)，可选的处理动作有以下三种 ： 忽略此信号 执行该信号的默认处理动作 提供一个信号处理函数，要求内核在处理该信号时切换到用户态执行这个处理函数，这种方式称为捕捉(Catch)一个信号 2.产生信号 2.1 通过终端按键产生信号 3.阻塞信号 3.1 信号其他相关常见概念 实际执行信号的处理动作称为信号递达(Delivery) 信号从产生到递达之间的状态,称为信号未决(Pending) 进程可以选择阻塞 (Block )某个信号 ，使其中所有信号的对应bit清零，表示该信号集不包含任何有效信号 函数sigfillset初始化set所指向的信号集，使其中所有信号的对应bit置位，表示该信号集的有效信号包括系统支持的所有信号 注意， 信号没有阻塞 4.捕捉信号 4.1 内核如何实现信号的捕捉 如果信号的处理动作是用户自定义函数，在信号递达时就调用这个函数，这称为捕捉信号 由于信号处理函数的代码是在用户空间的，处理过程比较复杂，举例如下
1.3K10编辑于 2024-06-04 南京观海微电子---差分运算放大电路仿真电路、输入前信号计算
差分运算放大电路，对差分信号进行放大，共模信号得到抑制，稳定性好，应用广泛。 -VF4=0.84V，即此时运放输入端的电压是0.84V无直流偏置的电路计算仿真当我们输入电压是100V的时候，经过电阻分压进入运放的信号电压即（VF2-VF1）的电压约为0.84V，运放输出经过10倍放大输出约为 8.4V，具体如下仿真：输入100V的电压（VF2-VF1）的电压为840.7mV运放输出8.43V有直流偏置的电路计算仿真通常使用的芯片内部ADC都是单极性的，即只能采集正电压。 输出端也会有同样的直流偏置，具体计算如下：采集的电压是100V，进入运放输入端的电压仍约为0.84V，加入1.65V的直流电压偏置加入1.65V的直流电压偏置，输出为8.4V+1.65V=10.05V，仿真结果如下 ：运放输出端是RC滤波电路，目的是防止输出过冲等信号失真问题需要注意的是，差分输入要求对称，所以一侧相对应的电容电阻都应该是相等。
26810编辑于 2025-12-15- 来自专栏JAVA并发编程
JAVA并发编程系列(7)Semaphore信号量剖析
1、面试真题：模拟地铁站安检排队进站 这里我们用本文主角semaphore信号量去实现。先上代码，加上package 、import,刚好20行代码。 实现逻辑：每次只有10个人可以安检进站，进站前通过信号量去竞争锁，拿到就休眠5s，模拟进站耗时，然后释放锁，下一个人就可以继续竞争锁并进站： 2、Semaphore信号量是什么？ 但是Semaphore信号量，像个限流器一样，允许N个线程同时执行。 所以信号量的核心在于公平锁、非公平锁的实现上。 首先说说，信号量获取锁的逻辑。 1、tryReleaseShared();获取当前信号量值，并通过CAS去+1，更新state值。 2、doReleaseShared();唤醒队列的线程。
29720编辑于 2024-12-09 - 来自专栏剑指工控
【傻瓜教程】博途S7-1200仿真器使用
正 文 博途仿真器PLCSIM V13可仿真的PLC （1） S7-1500 PLC （2） S7-1200PLC （CPU版本需要V4.0及以上才能进行仿真） （注意：仿真S7-300/400 的PLC时使用的仿真器是PLCSIM V5.4） 仿真通讯功能：目前的PLCSIM V13仿真器版本还最多只能仿真两个PLC站点间的通讯功能，通讯功能也只限于仿真PUT/GET,BSEND/BRCV和USEND /URCV指令（S7-1500可仿真，S7-1200还未测试） 怎么在仿真器中修改变量 作者简介 工控班长（张勇）：工业自动化高级讲师，高级技师，多年工业自动化项目现场经验，对工控行业有自己独特的理解 ，参与并设计/调试了多个国内中大型项目，主导完成了《西门子S7-200SMART综合应用教材》《西门子S7-300、400高级应用》《WinCC7.4高级应用》《EPLAN P7电气制图》等多本自动化行业实训教材
2.6K20发布于 2021-11-09 - 来自专栏学习之路
【Linux】：进程信号（信号概念 & 信号处理 & 信号产生）
温馨提示：信号和信号量 二者之间没有任何关系 1, 信号概念 信号是 Linux 系统提供的一种向指定进程发送特定事件的方式，进程会对信号进行识别和处理。 信号的产生是异步的 即一个进程不知道自己何时会收到信号，在收到信号之前进程只能一直在处理自己的任务 使用 kill -l 指令查看信号（） 每个信号都有⼀个编号和⼀个宏定义名称，这些宏定义可以在 signal.h 中找到 其中：1-30号信号为普通信号，31-64号信号为实时信号 具体的信号采取的动作和详细信息可查看：man 7 signal 分析： Action列即为信号的默认处理方式 Core、Term即为进程终止 信号的产生和进程是异步的。即进程不知道什么时候会收到信号。 收到什么信号，就把对应比特位上的数字变为1 发送信号：修改指定进程 pcb 中的信号的指定位图的比特位 3, 信号产生 键盘可以产生信号。
1.3K10编辑于 2024-11-19 - 来自专栏剑指工控
西门子PLCSIM Advanced仿真S7-1500 OPC UA
1、 软件配置： 2、 PLCSIM Advanced SP1： PLCSIM Advanced允许在使用STEP 7（TIA Portal）进行组态和工程设计期间全面模拟功能，而无需物理连接S7 它支持生成虚拟控制器，以模拟S7-1500和ET 200SP控制器以测试其功能。 功能： ①在紧凑模式下快速启动S7-PLCSIM，无需模拟项目。 ⑥可以在设备视图中模拟分布式IO设备 S7-1500/ET 200SP控制器功能的仿真和验证包括： 网络服务器、OPC UA、跟踪、运动控制、存储卡模拟、过程诊断、S7-通讯 专有技术保护块支持 图1-5 编写PLC程序 ⑤在项目树右击项目>属性（如图1-6所示）>保护>勾选“块编译时支持仿真”（注意：如果不勾选块编译时支持仿真，在项目下载过程中，可能会出现报错无法下载工程），如图1-7所示。 图1-6 选择项目属性 图1-7 勾选块编译支持仿真 ⑥下载工程到虚拟PLC中并运行，选择网卡为Siemens PLCSIM Virtual Ethernet Adapter，如图1-8所示
4.4K30发布于 2021-11-09 - 来自专栏剑指工控
PCS7系统在虚拟机中仿真测试步骤
JZGKCHINA 工控技术分享平台 前 言 在对PCS7控制系统进行更改之前，最好在虚拟处理器上进行模拟。 本文将指导在PCS7多项目中配置虚拟AS/OS通信。 准备 配置虚拟DCS的第一步是配置VM的NIC。如果不是在VM中工作，那么可以在主机上继续工作。 打开Windows操作系统的网络适配器面板。
2.3K11编辑于 2023-02-28
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号