- 综合排序
- 最热优先
- 最新优先
- 来自专栏Gnep's_Technology_Blog
LabVIEW仿真单频脉冲信号+线性调频信号+高斯白噪声信号
前言 本文基于 LabVIEW 仿真了单频脉冲信号（先导脉冲）和线性调频信号，全程伴有高斯白噪声。 一、单频脉冲信号 单频脉冲信号由正弦信号 * 脉冲信号组合而成。 1、信号参数 正弦信号 采样数 = 仿真信号时间总长度(s) * 采样率(Hz) 幅值 = 仿真信号幅度峰峰值(Vpp) / 2 相位 = 0 周期数 = 单频脉冲-频率(Hz) * 仿真信号时间总长度 s) 2、仿真图 ①、前面板 ②、程序框图 二、线性调频信号 线性调频信号指持续期间频率连续线性变化的信号，是一种常用的雷达信号。 1、信号参数 高斯白噪声 采样数 = 仿真信号时间总长度(s) * 采样率(Hz) 标准差 = \sqrt{白噪声信号-方差} 2、仿真图 ①、前面板 ②、程序框图 四、合成信号 将上述单频脉冲信号 1、前面板 2、程序框图 五、代码自取 CSDN 链接：LabVIEW仿真单频脉冲信号+线性调频信号+高斯白噪声信号
1.1K20编辑于 2023-08-10 - 来自专栏学习之路
【Linux进程#4】：进程信号（信号概念 & 信号处理 & 信号产生）
1, 信号概念 信号是 Linux 系统提供的一种向指定进程发送特定事件的方式，进程会对信号进行识别和处理。 信号的产生是异步的 即一个进程不知道自己何时会收到信号，在收到信号之前进程只能一直在处理自己的任务 使用 kill -l 指令查看信号（） 每个信号都有⼀个编号和⼀个宏定义名称，这些宏定义可以在 signal.h 中找到 其中：1-30号信号为普通信号，31-64号信号为实时信号 具体的信号采取的动作和详细信息可查看：man 7 signal 分析： Action列即为信号的默认处理方式 Core、Term即为进程终止 收到什么信号，就把对应比特位上的数字变为1 发送信号：修改指定进程 pcb 中的信号的指定位图的比特位 3, 信号产生 键盘可以产生信号。 由此可以确认：我们在C/C++当中除零，内存越界等异常，在系统层⾯上，是被当成信号处理 4, Core Dump 理解 先来看看 Core 的意思 Core：这个动作表示在终止进程的同时，还会生成一个
56610编辑于 2025-06-02 - 来自专栏仿真CAE与AI
WIFI越近信号越强？CST电磁仿真看看
本文聚焦于运用 CST 电磁仿真工具开展 WiFi 信号模拟的案例分析，深入探究其背后的原理机制。CST 电磁仿真软件依托计算机技术，能够精准模拟并细致分析各类电磁现象与设备。 CST软件可以模拟这些变化，并预测出在不同环境和设备配置下WiFi信号的性能。使用时域求解器仿真的工作在 2.45GHz 的 WI-FI 天线在公交车内电场分布。 Wi-Fi 覆盖仿真例如，你可以模拟墙壁、窗户、家具等物体对WiFi信号的影响。通过模拟，你可以了解到这些物体对信号的吸收、反射和透射情况，以及这些现象对信号质量的影响。 此外，你还可以模拟不同的天线配置、功率水平以及信道条件下的WiFi信号性能。除了优化WiFi性能，CST电磁仿真模拟技术还有许多其他的应用。例如，它可以用于研究无线通信技术的安全性问题。 在模拟过程中，CST电磁仿真还可以考虑材料的特性和边界条件对WiFi信号的影响。比如，我们可以设置模型中的物体的材料参数，比如介电常数和导电率，以模拟不同材料对WiFi信号的吸收、反射和散射等影响。
39810编辑于 2025-04-24 - 来自专栏FPGA技术江湖
vivado进行仿真时，GSR信号的理解和影响
本篇主要讨论vivado进行仿真时，GSR信号的理解和影响。 除了能够看到我们所写的仿真代码中的信号外，还会看到一个GSR信号，前面等于1，在100ns左右变为0的虚线。 为什么会有这个信号？ vivado在启动仿真时，会默认添加一个文件：glbl。 GSR信号就在这个当中。 有什么影响吗？ 一般来说：在进行仿真时，都是直接将其删除，或者直接选择忽略他，并不影响任何东西。 那么这个信号的意义是什么呢？ 感觉好像是无意义的。 要不然去修改GSR信号拉低的时间，要不然去推后我们仿真时，信号有效的位置。 建议：我们做仿真（特别是时序仿真）时，复位的时间大于100ns（给予有效信号的时间放到100ns之后）。 简单解析GSR：FPGA内部的一个全局复位信号，用于强制寄存器状态。 在 Vivado 仿真中，GSR 信号是理解设计初始化（时间零行为）和全局复位的核心。
30210编辑于 2025-09-11 - 来自专栏Godot笔记
Godot 4 信号 (Signal) 使用
在Godot4中，信号是实现观察者模式的核心，遵循“向上通知，向下调用”(UpwardNotification,DownwardCalling)的解耦原则。 一、信号分类与适用场景速查信号类型实现方式传播范围核心用途局部信号(Local)脚本内定义signal点对点内部组件通信（如：血条监听受损）全局信号(Bus)Autoload单例定义全场广播跨系统通知（ 如：成就、全局静音）内置信号(Built-in)引擎节点自带特定事件碰撞检测、定时器结束、输入响应二、三大核心用法详解1.局部信号(NodetoNode)适用于父子或兄弟节点。 就近原则：能用局部信号就不用全局信号。在同一分支下的节点，直接连接是最安全的。身份标识：必须使用全局信号时，务必携带self或instance_ID。永远不要发送不带参数的通用指令。 手动解绑：对于动态生成/销毁频繁的对象，养成手动.disconnect()的习惯，虽然Godot4拥有自动清理机制，但在复杂逻辑中手动管理能有效预防空引用Bug。
14300编辑于 2026-03-29 - 来自专栏技术杂记
反作弊如何检测系统仿真（4）
RDTSC / CPUID / RDTSC EasyAntiCheat还使用标准定时攻击，使它们可以通过适当的TSC仿真（在前面的小节中进行了描述）被规避。 4.png 我们还确认了它正在检查的位是中的系统调用启用位（SCE）IA32_EFER。由于使用了Daax和ajkhoury的博客上发布的EFER的syscall挂钩方法的发布，它会检查此位。 ( NtDeviceIoControlFile ) { OutputBufferLength = 6; InputBufferLength = 4; 我们为他们的检查提供了规避方法，并计划将来发布用于TSC仿真的完整，完善的解决方案。但是，如果读者不热衷于等待，我们提供了如何实现的逻辑演练。
2K140发布于 2021-01-05 - 来自专栏我是业余自学C/C++的
4.信号量 原
整型信号量 整型数 S<=0时，信号无效； P（wait）原语 V（singal）原语 等待原语： wait(S): while S<=0 do no-operation S:=S-1; 释放原语 ： singal(S): S:=S+1; wait(s)和singal(s)是原子操作 只要信号量S<=0就不断测试，不满足让权等待 记录型信号量 记录型结构，包含两个数据项： type S.value为资源信号量，其初值表示某类资源的数目。 S.value>=0时，表示系统当中可用资源数目； S.value<0时，表示等待使用资源的进程个数。 L中 end singal操作：释放一个单位资源 Procedure singal(S): Var S:semaphore; begin S.value:=S.value+1；//S是信号量类型的 AND型信号量（可解决记录型信号量的死锁问题） 基本思想： 将进程在整个运行中需要的所有资源，一次性全部分配给进程，待进程使用完后一起释放。
52120发布于 2019-03-12 - 来自专栏OpenFPGA
观察 AXI4-Lite 总线信号
图4‑53 添加测试信号 加载到SDK，并且在Vivado中连接到开发板。 Trigger Setup，点击“+”，选择 AXI_WVALID，双击添加。 图4‑54 添加信号 设置触发位置为 512 ? 图4‑55 设置触发位置 单击运行按钮，启动触发，进入等待触发状态。 ? 图4‑56 等待触发 单击 SDK 中的运行按钮后， VIVADO 中 HW_ILA2 窗口采集到波形输出，可以看到 AXI 总线的工作时序。 SDK中 mian.c 程序功能是向 AXI4 总线写入 1~4，再从 AXI4 总线读数据，从上面对未修改直接封装的 IP 分析，可以读出的数据应等于写入的数据。 从波形图可以看出，写入的数据是 1、 2、 3、 4，对应基地址的偏移地址是 0、 4、 8、 12。 ? 图4‑57 仿真结果 ? ＮＯＷ现在行动！
1.2K21发布于 2020-10-30 - 来自专栏硅光技术分享
PAM4光信号的产生
这篇文章主要总结下如何产生PAM4光信号，也就是怎么产生四种强度的光信号。 1. 两个调制器的驱动RF信号都为OOK信号，信号的电压相同。由于调制器长度的差别，导致相位的差别。不同角度的组合，就可以得到四种不同的强度，如下图所示， ? 2) 并联MZ调制器 示意图如下， ? 上下两路的光信号合束后，得到四种强度的光信号，如下图所示， ? （图片来自文献3） 3）单个Mach-Zehnder调制器 示意图如下， ? （图片来自文献4） 该方案与并联MZ调制器方案有些类似，也是采用两种不同电压的RF驱动信号，结构更为简单。 通过两种RF信号的组合，可以得到四种光强度，如下图所示， ? 以上是PAM4光信号的产生方案小结，原理上不是特别难，4=4*1=2*2， 要么直接用四种电信号驱动激光器或者调制器；要么采用两种不同的驱动电信号，或者两种不同长度的调制器，进而组合产生四种不同强度的光信号
2.9K10发布于 2020-08-13 - 来自专栏数字芯片实验室
为数字验证工程师揭开混合信号仿真的神秘面纱
随着科技行业不断突破极限，混合信号仿真变得至关重要。 本文介绍了一种方法，使数字工程师能够有效地对数字域中的模拟和混合信号进行建模和仿真。 结果是，当今的复杂IC融合了模拟、数字和混合信号电路，每个电路元件都起着至关重要的作用。 不执行完整的芯片级混合信号仿真的后果可能涉及重新流片，这既昂贵又耗时。 混合信号仿真的模型和仿真精度与性能和容量 如上图所示，DV 工程师抽象模拟和混合信号功能以用于全芯片仿真的最有效方法是使用一种称为实数建模的技术来创建real number models（RNM）。 DV 工程师在使用 Xcelium 逻辑仿真器时，可以利用此 RNM 网表来表示其 DMS 仿真中的模拟和混合信号功能。 因此，AMS 和 DMS 仿真时间从两天缩短到仅 20 分钟，从而检测到 38 个错误以及模拟和数字规格之间的 4 个差异。 结论 混合信号设计中模拟和数字技术的融合继续重塑芯片开发格局。
1.4K10编辑于 2024-04-30 - 来自专栏云深之无迹
为测量基准源 uV 级别跳动设计信号链（YUNSWJ 仿真版）
我们信号链最重要的问题就是，信号源是什么样的？（这个读者还好，基本上把话说明白了），可以先需求“翻译成工程指标”，再看一下这个信号链到底有多难、要做到什么级别。 ADC 和信号链的要求再往上抬了一档：要么进一步提高 ENOB，要么用时间平均（降低带宽，从而降低等效噪声）。 从观测目标角度：40 µV 抖动本身不算“极限小”，但你想用 10 µV 噪声去看它，其实是要观测到约 4 倍的 SNR，属于“高精度实验测量”，而不是普通应用。 用Python 仿真 带宽 ADC 满量程 ，24 bit ΔΣ 过采样比 OSR = 256 ADC 白噪声密度：（举例） ADC 0.1–10 Hz RMS 噪声： 运放白噪声：（一个相当优秀的精密 总和下来：总噪声 ≈ 4 µV_rms < 10 µV_rms 说明在这个“理想但不离谱”的假设下，你的“10 µV 目标是可以实现的”，甚至还有 6 µV 的 margin，可以用于电阻热噪声、EMI
19310编辑于 2026-01-07 - 来自专栏想到什么就分享
基于matlab的控制系统与仿真-4
0.0002426 s^6 + 0.01647 s^5 + 0.8832 s^4 s^3 + 15 s^2 + 16 s + 200 -------------------------------------------------- s^5 + 10 s^4
43130发布于 2020-11-12 - 来自专栏云深之无迹
基于Zynq的柴油机振动信号采集系统设计（YUNSWJ 仿真版）
最后，在Multisim 14.1软件中建立了信号调理电路的仿真模型，验证了系统的良好性能，并开发了上位机软件用于监测柴油机的故障信息。 信号链拓扑 测量参数 对象：柴油机振动信号。 验证信号调理电路 用 Multisim 14.1 做了信号调理部分的仿真。 仿真结果： 减法电路输出 幅值变为 1.25 V（缩小 4 倍），频率仍为 100 Hz；说明增益设计正确。 信号链仿真 说明一下假设：论文没有给出具体 R/C 数值，我用了一套“符合文中描述 + 柴油机 2Hz~1kHz 应用”的合理参数，搭了一个等效两级模型： 一级：OPA277 减法 + AC 耦合 + 总结 怎么一堆仿真没有实物测试，这和我水文章一样？？？
24810编辑于 2026-01-07 - 来自专栏仿真CAE与AI
Abaqus做裂纹扩展仿真，只需要4步
4 橡胶试样的试验分析4.1 试验模型及设备橡胶拉伸试样采用哑铃状其各项尺寸按最新国标 GB/T528-1998 规定的尺寸标定裁减如图4所示。图5是带裂纹的试样模型。
83610编辑于 2025-04-25 - 来自专栏计算机工具
蓝牙、wifi、zigbee和lora、NB-lot，通话信号，网络信号4G
蓝牙、wifi、3G/4G、lora技术的对比 蓝牙的传输距离大约为10米，发射功率为大约2.5mW。 3G/4G蜂窝技术的传输距离为5000米，发射功率大约为500mW。 1，信号的通道不同：手机网络信号指的是网络数据的通道，手机的网络信号决定移动端上网的速度。手机通信信号指的是通话信号的通道，手机通信信号决定手机通话的质量。 4，俩者的用处不同：手机网络信号较弱会导致手机一切联网的软件运行较慢，比如视频软件视频加载时间较长，发送消息时间较长等等。手机通信信号较弱会导致手机不能拨打出电话，不能将短信送达等等。 lora和4g的区别
2.4K10编辑于 2024-12-17 - 来自专栏抠抠空间
信号（Django信号、Flask信号、Scrapy信号）
这个时候，就体现出信号的作用了。 func3(request): models.User.objects.create(title='小少年') return HttpResponse('创建成功') def func4( 2. before_render_template：模版渲染之前的信号。 3. request_started：模版开始渲染。 4. request_finished：模版渲染完成。 Scrapy信号 Scrapy使用信号来通知事情发生。您可以在您的Scrapy项目中捕捉一些信号(使用 extension)来完成额外的工作或添加额外的功能，扩展Scrapy。 ： engine_started scrapy.signals.engine_started() 当scrapy引擎启动爬取时发送该信号 该信号支持返回deferreds 当信号可能会在信号spider_opened
1.8K40发布于 2018-07-04 - 来自专栏FPGA探索者
Vivado DDS IP配置与仿真（1）正弦、余弦信号发生器【FPGA】【Xilinx】【数字信号处理】【FPGA探索者】
本次使用Vivado调用DDS的IP进行仿真，并尝试多种配置方式的区别，设计单通道信号发生器（固定频率）、Verilog查表法实现DDS、AM调制解调、DSB调制解调、可编程控制的信号发生器（调频调相） ，产生随机的噪声来使得量化误差随机； Taylor Series Correct 泰勒级数校正； 4处配置成Rasterized时，不存在相位误差，只能配置None。 三、仿真 按照上述配置，再配置一个2 MHz输出频率的DDS。 ? 将输出的16位波形数据分割，高8位表示sin正弦信号，低8位表示cos余弦信号，相位为锯齿状，注意若输出通道中包含了ready信号，根据AXI_Stream总线的要求，外部需要给ready信号，当ready 有效时，DDS才会输出，仿真中可以一直给高电平。
6.1K41发布于 2021-03-15 - 来自专栏数据云团
Django源码学习-4-Signals 信号量
信号量是 Django 的一个核心知识点，在项目中很少有使用到，所以很多人都不了解或者没听过。 简单来说就是在进行一些对数据操作的前后可以发出一个信号来获得特定的操作，这些操作包括 django.db.models.signals.pre_save django.db.models.signals.post_save 在自定义用户模型类的时候，在后台添加用户数据因为使用了自定义模型类的create，所以密码会以明文保存，接下来使用信号量方式在保存后马上修改密码解决。 ?
1.3K20发布于 2019-07-30 - 来自专栏c/c++&&linux
【Linux】信号＞信号产生&&信号处理&&信号保存&&信号详解
： 忽略此信号 执行该信号的默认处理动作 提供一个信号处理函数，要求内核在处理该信号时切换到用户态执行这个处理函数，这种方式称为捕捉(Catch)一个信号 2.产生信号 2.1 通过终端按键产生信号 3.阻塞信号 3.1 信号其他相关常见概念 实际执行信号的处理动作称为信号递达(Delivery) 信号从产生到递达之间的状态,称为信号未决(Pending) 进程可以选择阻塞 (Block )某个信号 信号产生时，内核在进程控制块中设置该信号的未决标志，直到信号递达才清除该标志。 ，使其中所有信号的对应bit清零，表示该信号集不包含任何有效信号 函数sigfillset初始化set所指向的信号集，使其中所有信号的对应bit置位，表示该信号集的有效信号包括系统支持的所有信号 注意， 信号没有阻塞 4.捕捉信号 4.1 内核如何实现信号的捕捉 如果信号的处理动作是用户自定义函数，在信号递达时就调用这个函数，这称为捕捉信号 由于信号处理函数的代码是在用户空间的，处理过程比较复杂，举例如下
1.3K10编辑于 2024-06-04 南京观海微电子---差分运算放大电路仿真电路、输入前信号计算
差分运算放大电路，对差分信号进行放大，共模信号得到抑制，稳定性好，应用广泛。 差分运放输入前信号计算上述600K电阻进行了简化处理，实际工程应用中会采用如下电路怎样得到VF5-VF4的电压呐，进行如下简化，由运放的“虚短”可得由电路的分压关系可得：当V2-V1=100V时，VF5 -VF4=0.84V，即此时运放输入端的电压是0.84V无直流偏置的电路计算仿真当我们输入电压是100V的时候，经过电阻分压进入运放的信号电压即（VF2-VF1）的电压约为0.84V，运放输出经过10倍放大输出约为 8.4V，具体如下仿真：输入100V的电压（VF2-VF1）的电压为840.7mV运放输出8.43V有直流偏置的电路计算仿真通常使用的芯片内部ADC都是单极性的，即只能采集正电压。 ：运放输出端是RC滤波电路，目的是防止输出过冲等信号失真问题需要注意的是，差分输入要求对称，所以一侧相对应的电容电阻都应该是相等。
26810编辑于 2025-12-15
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号