当分频比为随机分数时时钟分频器的设计

Question

我正在尝试设计一个时钟分频器，将100 MHz频率转换为3.5 Hz。如果这是2.5赫兹，我会很容易做到，因为比率将是一个整数。但由于在这种情况下，比率是一个奇怪的分数，因此我无法继续执行此操作。任何帮助/线索都将不胜感激。请注意，我不想使用PLL等。

Answer 1

100E6/3.5等于28571428.57，所以如果你向上舍入到下一个整数，你的3.5 up时钟将会偏离0.0000015%，所以3.5000000525 up。我很确定这是可以忽略的，因为振荡器的精确度不会比这更精确。此外，这始终是一个准确性的问题。如果没有PLL，你就不能做任何小数分频，但只要你的快时钟是慢时钟的倍数，你就没问题。

Answer 2

我们有：

28.571.428 * 3.5 + 2 = 100.000.000

因此，您可以计算您的快时钟( fcc )的每个时钟周期(scc)的28.571.428时钟周期，并删除几乎可以忽略不计的剩余2个fcc。或者不时添加2个leap fcc。如果你数一数：

scc #1 = 28.571.429 fcc (1 extra leap fcc)
scc #2 = 28.571.428 fcc
scc #3 = 28.571.429 fcc (1 extra leap fcc)
scc #4 = 28.571.428 fcc
scc #5 = 28.571.429 fcc (1 extra leap fcc)
scc #6 = 28.571.428 fcc
scc #7 = 28.571.429 fcc (1 extra leap fcc)

然后重新启动，您可以在2 * 3.5 = 7 scc中添加4个额外的leap fcc，即每3.5 scc增加2个fcc。离完美不远了。