{<<{signal}}和{signal<<1}之间的Systemverilog位移位差异？

Question

我有一段Vivado模拟器似乎不支持的代码(导致错误: XSIM 43-3209 - Unsupported )：

assign b = {<<{a}};

我想知道是否可以将此代码更改为以下代码：

assign b = a<<1;

有没有人能确认一下上面的两行是一样的？请注意，a和b都是8位宽。谢谢!

Answer 1

不，它们是不一样的。{<<{a}}有点反转。假设a是用范围[7:0]声明的，您需要编写

assign b = {a[0],a[1],a[2],a[3],a[4],a[5],a[6],a[7]};