Systemverilog序列--想要在vld第一次升高时检查数据的值吗？

Question

这是我第一次天真的尝试。基本上，在这20个周期中，vld可以随时走高。但是当它第一次上升时，data需要是一个特定的值，'h20说。

sequence correct_vld_and_data;
    ##[1:20] vld
    ##0 (data == 'h20);
endsequence

property prop_correct_vld_and_data;
    @(posedge clk)
        (precondition_met) 
        -> 
        (correct_vld_and_data);
endproperty

assert prop_correct_vld_and_data;

问题是，上面的序列与下面的情况匹配；但我不希望它匹配，这意味着我确实希望触发断言错误：

t=0    : precondition_met==1
t=1-4  : vld==0
t=5    : vld==1 data=='h5
t=6-9  : vld==0
t=10   : vld==1 data=='h20
t=11-20: vld==0

当vld第一次升高时，我需要的是data=='h20，而不是像这样的'h5。

Answer 1

我认为您应该使用这样的第一个match_operator：(precondition_met) ##0 first_match(##1:20 vld) \-> data == 'h20

因为在您的示例中，它有两个匹配:第一个是当数据=‘h5，第二个是当数据=’h20