如何在Chisel3中生成线束

Question

在Chisel2中，似乎有一种方法可以通过这个问题来生成线束。

Chisel2和Chisel3之间的仿真机制似乎有些不同。引用自Chisel3维基

Chisel2能够直接从Chisel代码生成一个C++仿真，或者一个用于vcs模拟的线束。Chisel3依赖于verilator从firrtl的Verilog输出生成C++仿真。有关安装verilator的说明，请参阅Chisel3自述文件。

我的问题是:在Chisel3中是否有一种方法可以生成verilog工具，类似于Chisel2？

Answer 1

我想你可以看看src/main/scala/dsptools/tester/VerilogTbDump.scala in the dsptools项目。结核病代表着测试台。你可能会在开始时找到一些线索。或者希望其他人能给出一个更好的答案。