关键字“易失性”是否存在于VHDL或这样的概念中，而不涉及编译器设置？

Question

长话短说，我的一位负责硬件的同事正在努力优化他的FPGA VHDL代码。在软件方面，我想知道是否会有类似VHDL中的关键字“挥发性”(例如，在C++中)。

这样做的目的是避免编译器对代码进行“过多”优化，在不触及环境设置的情况下为FPGA提供一个损坏的固件(以便代码可以在不同的设计软件上使用)。

抱歉，如果这是个愚蠢的问题，那只是出于好奇，也许是我同事解决问题的开始。

谢谢。

Answer 1

不，“易挥发”在VHDL中没有位置。

如果他在进程之间共享一个变量(而不是一个信号)，那么就让它成为一个“受保护的对象”(VHDL-2002,2008)。

如果他发现合成是删除设计的一部分，那么它们是多余的，不会影响结果。问题不是优化，而是不正确的VHDL从一开始，这应该更好地测试在仿真之前，才能进行综合。

如果他有一个特定的理由在合成过程中保留一个命名的对象(信号等)，在合成过程中它是其他信号的复制，那么他可以附加“保存”或"dont_touch“属性--合成工具之间的确切语法有所不同。