VHDL IEEE库中的可综合固定点/浮点

Question

我正在创建一个VHDL项目(用于Spartan-6的Xilinx)，它需要在固定/浮点数中使用十进制“实数”(我希望定点足够)。

作为VHDL的新手，我发现非常量real类型不支持合成，所以我开始搜索IP核或库来纠正这种情况。

到目前为止，我已经找到了3种选择；

1) Xilinx提供的浮点IP核

( 2)一个可下载的"ieee_proposed“库，由大卫·毕晓普( David 在这里发现的 )编写

3)在尝试使用David文件“创建”一个新库时，我花费了大量时间，然后快速浏览了默认的IEEE库，并看到它包含了ieee.fixed_generic_pkg和ieee.fixed_pkg包。

我的问题是，在这两个图书馆中，哪个图书馆是明智的？一个是适合合成的，一个不是，还是一个比另一个大？如果提供浮点，那么Xilinx提供的浮点IP核是否有真正的点？

我已经浏览过许多试图添加问题库的人的ieee_proposed，但似乎没有人提到他们似乎已经存在于现有的IEEE中。

非常感谢您的帮助！

============UPDATE (基本上是我自己解决问题的努力)==================

我实际上不能使用ieee.fixed_pkg --并且尝试这样做会给我错误的Cannot find <fixed_pkg> in library <ieee>。

在C:\Xilinx\14.7\ISE_DS\ISE\vhdl\xst\nt找到ieee库之后，我发现fixed_pkg实际上驻留在ieee_proposed中。然而，这仍然抛出同样的错误！

Answer 1

愚蠢的问题，但是当您下载ieee_proposed时，您还记得编译它吗？

编辑:还记得把库映射到您的模拟以及。也许你已经做了这一切，但这些都是我经常犯的错误。

Answer 2

我已经和同样的问题斗争了好几天了。解决方法是: 1.将fixed_float_types_c、fixed_pkg_c和float_pkg_c vhdl文件添加到项目中。2.将其声明为工作库( Quartus文件中的属性窗口) 3.使用以下方法编译项目和调用库:库工作；使用work.fixed_pkg.all；

让我烦恼的是，他们没有出现在我想要他们写的漂亮的红色文字上，但它有效！