Modelsim: localparam的错误范围

Question

我试图在Modelsim中编译以下代码：

    module ctrl_mem
    #(
        parameter BYTE_SIZE = 256
    )
    (
        input [ADDR_W - 1 : 0]  i_addr,
        ...
        ...
    );
    localparam ADDR_W = $clog2(BYTE_SIZE);

Modelsim写道，ADDR_W是未知的。here也讨论了类似的问题，但是Modelsim的行为并没有被讨论，不幸的是，我不能评论它来问这个问题。

不需要修改代码就可以解决这个问题吗？

我使用Modelsim Altera初学者版10.3c

Answer 1

你的代码不合法。Verilog/SystemVerilog要求在引用之前声明简单的标识符(后面没有“.”或“()”)。编写此模块的正确方法是

 module ctrl_mem
    #(
        parameter BYTE_SIZE = 256, localparam ADDR_W = $clog2(BYTE_SIZE)
    )
    (
        input [ADDR_W - 1 : 0]  i_addr,
        ...
        ...
    );

Answer 2

正如您所发现的，更新的样式参数声明( LRM语法定义中的“module_parameter_port_list”)只支持参数，而不支持localparams，而且正如前面提到的，在使用它之前需要声明它，因此可以选择使用旧的语法或使用parameter。

每当我的I/O宽度依赖于从我想要覆盖的另一个参数导出的常量时，我总是为此使用parameter。在我看来，这种情况不一定是'localparam‘的好选择，因为它并不是真正的/完全的“本地”--您使用它来指定在模块外暴露的接口信号的宽度。至少这就是我对自己解释情况的方式。