以及Xilinx ISE开发手册。在redpitaya 维基上,关于FPGA的开发只有几个字。
发布于 2014-03-18 00:21:19
对于Xilinx工具,您要么需要PlanAhead (而不是ISE),要么您继续使用Vivado .从这里一方面,您可以查看从存储库获得的源代码和脚本,或者您只需打开一个新项目--将其放入到xps或vivado的zynq ip中,并将系统的其余部分放在一起……随着代码的恢复,我更喜欢在SDK中为新的IP (特别是自定义IP)编写基本的测试代码,然后将它传输到Linux .
定位可以在Planahead或Vivado存储库的ucf-文件中找到(无论您喜欢老式的xilinx风格还是synopsys风格,比如Vivado)
我建议您只下载这个目录--转到fpga文件夹,用PlanAhead或Vivado打开这个项目--您将在这里找到PS的引脚映射和设置(您也可以从这里导出到其他项目.)
发布于 2014-03-19 11:39:35
好吧,我也在等待原理图的发布!雷德皮塔亚的人几天前发了一篇文章,说他们正在审查他们--好吧,伙计们--我想你是用他们做的--董事会工作--所以把他们释放给需要他们的人!)
关于您的问题,我建议您作为第一个深入研究red_pitaya_analog.v的方法。需要实例化的所有东西来理解当前生态系统是如何与模拟前端有关的。我目前正在使用此代码--以便将其传输到一个已剥离的代码(PLL残留物,.)VHDL版本(在我的项目中是必须的;)以便将DDS块附加到DAC上,并将ADC的输出与一些DSP组件(包括抽取滤波器,以适应采样率--如果您不希望ADC的输出固定125 my速率)和DMA传输到PS的内存中。我觉得你应该有能力做同样的事-如果你错过了什么就告诉我.
P.S.:关于模拟性能,你可能会得到“第一印象”(噪音,.)从硬件规范pdf ..。
P.P.S.:如果你已经确定了DAC和ADC (我还没有发现它们还在散热器下面--我直到现在还没有删除它们)--请在这里随意张贴!
-> 20.3.2014:
ADC似乎是LTs LTs 2145-14
http://www.linear.com/product/LTC2145-14
而DAC似乎是NXPs DAC1401D125
单张/DAC1401D125.pdf
希望能帮上忙..。
https://stackoverflow.com/questions/22455553
复制相似问题