当试图按照本文档http://www.cs.columbia.edu/~sedwards/classes/2013/4840/lab3.pdf中的说明组装系统时,我会收到以下错误消息:
Error: System.nios2_qsys_0: Reset slave sram_0.avalon_slave_0 not connected to instruction_master.
Error: System.nios2_qsys_0: Exception slave sram_0.avalon_slave_0 not connected to instruction_master.
Error: System.sram.avalon_slave_0: Interface must have an associated clock
Error: System.sram.avalon_slave_0: Interface must have an associated reset
Error: System.leds.avalon_slave_0: Interface must have an associated reset
Error: System.nios2_qsys_0.data_master: leds.avalon_slave_0 (0x0..0x3f) overlaps jtag_uart_0.avalon_jtag_slave (0x0..0x7)
Error: System.nios2_qsys_0.instruction_master: leds.avalon_slave_0 (0x0..0x3f) overlaps jtag_uart_0.avalon_jtag_slave (0x0..0x7)
Error: System.sram.avalon_slave_0: sram.avalon_slave_0 must declare an associated reset
Error: System.leds.avalon_slave_0: leds.avalon_slave_0 must declare an associated reset
Warning: System.leds.reset: Interface has no signals
Warning: System.sram: sram.conduit_end must be exported, or connected to a matching conduit.
Warning: System.leds: leds.conduit_end must be exported, or connected to a matching conduit.
Warning: System.jtag_uart_0: Interrupt sender jtag_uart_0.irq is not connected to an interrupt receiver你能告诉我怎么回事吗?

发布于 2013-08-19 18:03:04
由于文档使用SOPC,因此需要进行某些更改,以便它能够与QSys一起工作而不会出现错误。
我已列出你问题中错误的解决办法如下:
sram的avalon_slave_0连接到nios2_qsys处理器的instruction_master。de2_sram_controller.vhd文件并将以下行添加到信号声明中:
signal clk: in std_logic;
signal reset_n: in std_logic;
然后,编辑您在sram中创建的QSys组件,并添加clk和reset_n信号。System -> Assign Base Addresses。sram和led组件。在Interfaces选项卡下,确保Associated Reset有一个reset信号(如下图所示)。

led组件。在Interfaces选项卡的底部,单击Remove Interfaces With No Signals。sram和led组件,在Export列下,确保Double-click to export。jtag_uart_0的avalon_jtag_slave连接到IRQ 31。请参阅下面的图像,双击连接jtag_uart_0和IRQ 31的白色圆圈.

我希望这能帮到你。
发布于 2014-08-29 13:32:04
sram自定义组件存在问题。它只有一个管道和Avalon-从接口,它的重置和时钟输入是不可见的,因为组件本身的声明是完全不完整的。
这些问题可以通过编辑自定义组件来解决。右击sram组件(左窗格)、Edit -> Interfaces (选项卡),确保每个接口都有一个时钟和一个指定的重置。完成之后,使用新的版本号生成组件,并在Qsys中将组件升级到已编辑的版本(System -> Upgrade IP cores...)。然后确保连接sram的时钟和重置端口,这些端口现在应该在Qsys中可见。
leds自定义组件也存在类似的问题。
以上问题可能是由于试图在Qsys中使用SOPC Builder组件造成的。
重叠的基座也有问题。这可以由System -> Assign Base Adresses修复。
Qsys中也有一个未连接的中断,因此您可以看到中断列,并将JTAG之间的中断连接到Nios处理器。
https://stackoverflow.com/questions/18295529
复制相似问题