在没有额外信号的情况下，我怎样才能减少lvalue总线呢？

Question

我有一个带有多位信号的模块：

output  logic [2:0]  tuser,

在实例化它的模块中，我只有一个位信号，它应该是modport的缩减或*。

• 是否有一种方法可以直接与流运营商 {>>{}}或任何其他技术(

F 210)进行还原- or (|sig)？

示例：(明显错误)

logic single_bit;
 .tuser  ({>>{|single_bit}})
 .tuser  ({|>>{single_bit}})
 .tuser  (|single_bit)

我在这里试着用语言的力量，而不是有一个单独的信号，只是为了减少。

Answer 1

不幸的是，SystemVerilog没有表达您想要做的事情的语法。定义为分配目标(称为lvalue)的唯一运算符是级联和流运算符。那些只映射位置位关联的。你必须定义一个额外的信号为任何超过这一点。