打开.vcd文件时出错。文件或目录不存在

Question

我的Verilog代码存储在C:\FA中。有三个文件：

FA.v, fa.vvp, TM_FA.v

我按照我的书步骤走。

1. 伊维里罗格-o fa.vvp
2. vvp fa.vvp
3. 完成
4. getwave fa.vcd &

当我使用getwave fa.vcd &来模拟它时，它会显示：

Error opening  .vcd file 'fa.vcd'.
Why: No such file or directory

我首先使用Icarus和GTKwave，然后我不知道如何修复它。

Answer 1

您需要在Verilog中添加代码，以显式地告诉iverilog创建一个VCD文件。iverilog文档声明

// Do this in your test bench

initial
 begin
    $dumpfile("test.vcd");
    $dumpvars(0,test);
 end