在数字电路仿真验证中,时间是一个非常重要的参数。Verilog可以利用$time函数获得仿真时间。我想知道凿子是否有同样的功能。
发布于 2021-05-26 17:58:20
我不相信Chisel有这个功能。但是,如果您需要在设计内部使用它,则始终可以创建一个Chisel BlackBox,并在其中包含$time打印。
凿子一般只打印合成Verilog。尽管如此,有可能有人有一个库,其中包括这个,并可以扩展打印通过一个FIRRTL转换。
https://stackoverflow.com/questions/67656174
复制相似问题