在使用Icarus模拟verilog输出时，是否有方法在仿真中包括FPGA硬件特性(如RAM )？

Question

我是新的FPGA，并已开始使用iceBreaker板使用ICE40UP5K芯片。我的目标是制作一个LED显示驱动程序，驱动类似于流行显示模块上使用的HUB75。

我能够模拟波形生成，并在GtkWave中使用以下教程查看它：https://brng.dev/blog/technical/tutorial/2019/05/11/icarus_gtkwave/

我接下来的步骤是利用ICE40UP5K内部的内存库。在我的模拟中有什么方法可以包括这个RAM的存在吗？

Answer 1

是的，当然--在Yosys：https://github.com/YosysHQ/yosys/blob/master/techlibs/ice40/cells_sim.v中包含了一个模拟的https://github.com/YosysHQ/yosys/blob/master/techlibs/ice40/cells_sim.v细胞库