D锁存器原理图与D触发器原理图的区别

Question

我听说锁存器和触发器之间的主要区别是锁存器是异步的，而触发器是边缘触发的，这是有道理的。但是，当我检查他们的same时，它们似乎几乎是一样的。

这是我能理解的一本书中的dlatch的设计。

​

​

但这是我在各种教程中找到的D触发器示意图

​

​

正如我所说的，它们在我看来几乎是一样的，是什么导致它们的工作方式不同，原理图上的区别在哪里？

Answer 1

在文献中很难找到一致的术语，因为术语触发器和锁存器的用法随着时间的推移而变化。

需要考虑的重要方面是如何允许输入更改输出。

如果输入总是允许改变输出，则该器件称为简单透明锁存器(有些作者使用术语电平触发触发器)。

当控制信号(通常表示为E，但有时标记为CLK)保持在特定电平(高或低)时，如果允许输入改变输出，则该器件称为简单不透明锁存器(有些作者使用术语电平触发时钟触发器)。

如果输入仅允许在控制信号的上升沿或下降沿改变输出(用CLK表示)，则该器件称为触发器(有些作者使用术语边沿触发触发器)。

因此，您可能无意中搜索了同一设备。

从块级观点来看，D锁存器和D触发器两者是相同的，但是在后者中，时钟信号是edge-triggered.

必须使用特殊的电路来检测边缘(例如here或在维基百科页面中)。

由于这些电路在绘制时通常是“庞大的”，不幸的是，它们经常被省略，从而导致触发器和锁存器的“相同”原理图。

但是请注意，在触发器的符号中，你会发现时钟引脚上有一个小的“嘴”，表示边沿触发输入。

Answer 2

你发布的两张照片都不是触发器，它们是以不同方式绘制的门控D锁存器。这两个电路完全相同，并且基于SR锁存器。

下面是一个纯SR或非锁存器，以及一个状态表和符号。

​

​

​

​

通过添加额外的逻辑，创建了D锁存器。

​

​

​

​

为了知道锁存器和触发器之间的区别，你需要了解它们是什么。

根据定义，“锁存器”是对外部反馈没有免疫力的存储元件。简单地说，锁存器是具有两个稳定状态(也称为双稳态多谐振荡器)的反馈电路，即'0‘和'1'，并且可以用来存储状态信息。锁存器是从组合逻辑门创建的。通常，锁存器是异步电平触发的；但是，有时锁存器需要时钟(CLK)，在这种情况下，锁存器被称为“同步锁存器”，相当于两幅图中所示的门控D锁存器电路。

根据定义，“触发器”是主从配置中的两级锁存器。与锁存器类似，触发器是一种具有两个稳定状态(也称为双稳态多谐振荡器)的电路，即'0‘和'1'，可用于存储信息。通过将两个锁存器电路组合在一起以形成一个较大的触发器电路来创建触发器。触发器在信号(通常是时钟)的边缘被触发。

下图是由两个SR NAND锁存器电路组合而成的D型触发器。

​

​

​

​

第一个锁存器被称为“主”，而第二个锁存器被称为“从”。数据(D)在时钟(C)的上升沿被锁存。